ADI ADIN2111 Ethernet комутатор ще бъде основният въвеждащ обект на следното съдържание.Чрез тази статия редакторът се надява, че всеки може да има известни познания и разбиране за свързаната с нея ситуация и информация.Подробностите са следните.
ADIN2111 е комутатор с ниска мощност и ниска сложност с двоен Ethernet порт, който интегрира 10BASE-T1L PHY и порт за сериен периферен интерфейс (SPI).Устройството използва ограничен възел с ниска мощност за индустриални Ethernet приложения и е съвместимо с IEEE® 802.3cg-2019™ Ethernet стандарт за 10 Mbps Ethernet на дълги разстояния (SPE).Превключвателят (cut-through или store-and-forward) поддържа множество конфигурации на кабели между двата Ethernet порта и SPI хост порта, осигурявайки гъвкаво решение за линейни, верижни или пръстеновидни мрежови топологии.
ADIN2111 поддържа до 1700 метра обхват на кабела с изключително ниска консумация на енергия от 77 mW.Двете PHY ядра поддържат работа на 1,0 V pp и 2,4 V pp, както е дефинирано в стандарта IEEE 802.3cg, и могат да се захранват от една шина за захранване от 1,8 V или 3,3 V.ADIN2111 се предлага в неуправляема конфигурация, където устройството автоматично препраща трафик между два Ethernet порта.
Устройството интегрира комутатор, две ядра на физическия слой на Ethernet (PHY) с интерфейси за контрол на достъпа до медии (MAC) и всички свързани аналогови схеми, устройства за буфериране на входни и изходни часовници.Устройството също така включва вътрешни буферни опашки, SPI и подсистемни регистри и контролна логика за управление на нулиране и контрол на часовника и хардуерна конфигурация на пиновете.
ADIN2111 интегрира верига за наблюдение на захранването и схема за нулиране при включване (POR) за подобрена устойчивост на системно ниво.4-проводният SPI, използван за комуникация с хоста, може да бъде конфигуриран като OPEN Alliance SPI или Generic SPI.И двата режима поддържат незадължителна защита на данните или циклична проверка на излишъка (CRC).
Всеки PHY на ADIN2111 може също да бъде конфигуриран да генерира хардуерно прекъсване след хардуерно нулиране (RESET щифт, изтеглен ниско) чрез задаване на бита CRSM_HRD_RST_IRQ_EN в съответния PHY регистър на системната маска за прекъсване (CRSM_IRQ_MASK).Въпреки че и двата PHY могат да се използват за генериране на хардуерни прекъсвания, PHY 1 се препоръчва за тази цел.След като главният SPI получи хардуерно прекъсване от pin INT, битът PHYINT (съответно битът P2_PHYINT) в регистър на състоянието 0 (съответно регистър на състоянието 1) също се настройва на 1, уведомявайки прекъсването от PHY 1 (съответно PHY 2) .След това източникът на прекъсването може да бъде проверен с помощта на бита CRSM_HRD_RST_IRQ_LH в съответния регистър на състоянието на системното прекъсване на PHY (CRSM_IRQ_STATUS).
За проверка на системата с помощта на външен хост контролер, всеки PHY на ADIN2111 може да бъде поискан да генерира хардуерно прекъсване на INT извода, използвайки бита CRSM_SW_IRQ_REQ в регистъра на системната маска за прекъсване (CRSM_IRQ_MASK).Въпреки че и двата PHY могат да се използват за генериране на хардуерни прекъсвания, PHY 1 се препоръчва за тази цел.След като главният SPI получи хардуерно прекъсване от pin INT, битът PHYINT (съответно битът P2_PHYINT) в регистър на състоянието 0 (съответно регистър на състоянието 1) също е настроен на 1, уведомявайки прекъсването от PHY 1 (съответно PHY 2) .След това източникът на прекъсването може да бъде проверен с помощта на бита CRSM_SW_IRQ_LH в съответния регистър на състоянието на системното прекъсване на PHY (CRSM_IRQ_STATUS).
Всеки ADIN2111 PHY може също да генерира прекъсване за системна грешка.Флаговете за прекъсване се намират в секцията със запазени битове на съответния регистър на състоянието на прекъсване на системата (CRSM_IRQ_STATUS) на PHY.Регистърът на маската за прекъсване на системата (CRSM_IRQ_MASK) трябва да бъде конфигуриран на съответния PHY, за да се активират прекъсвания за системни грешки.Вижте Таблица 212 за подробности относно маскирането на прекъсване.ADIN2111 трябва да претърпи хардуерно нулиране, за да се възстанови от прекъсване на системна грешка от един от двата PHY (запазеният бит CRSM_IRQ_STATUS чете 1 на съответния PHY).
ADIN2111 включва верига за наблюдение на захранването, за да се гарантира, че чипът има правилно захранване с напрежение, преди да започне последователността на включване.По време на включване ADIN2111 остава в състояние на хардуерно нулиране, докато всяко захранване превиши своя минимален нарастващ праг и захранването се счита за добро.
Хардуерното нулиране се инициира от веригата за нулиране при включване или чрез задвижване на щифта RESET в ниско ниво за най-малко 10 µs.ADIN2111 включва верига за отстраняване на дефекти на този щифт за отхвърляне на импулси, по-къси от 1 µs.Когато щифтът RESET бъде деактивиран, всички входно/изходни (I/O) щифтове остават в режим на три състояния, щифтовете за хардуерна конфигурация се заключват и I/O щифтовете се конфигурират в техния функционален режим.Веригата на кристалния осцилатор е активирана, когато всички външни и вътрешни захранвания са валидни и стабилни.След като кристалът стартира и се стабилизира, фазово заключената верига (PLL) е активирана.След закъснение от 90 ms (макс.), след като щифтът RESET бъде деактивиран, всички вътрешни часовници се заявяват, вътрешната логика се освобождава от нулиране и всички вътрешни регистри SPI, PHY 1 и PHY 2 са достъпни от SPI.Изходът на часовника CLK25_REF се поддържа нисък, когато щифтът RESET е поставен на ниско ниво и остава нисък за 70 ms (максимум), след като щифтът RESET стане нисък.
Цялото горно съдържание е цялото въведение, донесено от редактора този път.Ако искате да научите повече за него, можете да го разгледате на нашия уебсайт или в Baidu и Google.
https://www.smart-xlink.com/products.html
Уеб: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google уебсайт:https://www.hdv-fiber.com/
HDV фабрична връзка:https://youtu.be/xpIZK8Zm4Og