• sales@hdv-tech.com
  • שירות מקוון 24 שעות ביממה:
    • 7189078c
    • sns03
    • 6660e33e
    • יוטיוב 拷贝
    • אינסטגרם

    עם יכולת ניהול משא ומתן אוטומטי, מוצר מתג Ethernet זה מדהים

    זמן פרסום: 02-02-2022

    מתג אתרנט ADI ADIN2111 יהיה אובייקט ההקדמה העיקרי של התוכן הבא.באמצעות מאמר זה, העורך מקווה שכל אחד יוכל לקבל קצת ידע והבנה לגבי המצב והמידע הקשורים אליו.הפרטים הם כדלקמן.

    ה-ADIN2111 הוא מתג יציאות Ethernet כפול בעל הספק נמוך ומורכבות נמוכה המשלב יציאת 10BASE-T1L PHY ויציאת ממשק היקפי טורי (SPI).ההתקן משתמש בצומת מוגבל בהספק נמוך עבור יישומי Ethernet תעשייתי ותואם לתקן IEEE® 802.3cg-2019™ Ethernet עבור 10 Mbps Single Pair Ethernet (SPE) למרחקים ארוכים.המתג (חתוך או אחסן והעבר) תומך בתצורות כבלים מרובות בין שתי יציאות ה-Ethernet ויציאת ה-SPI המארח, מה שמספק פתרון גמיש לטופולוגיות של קו, שרשרת או רשת טבעת.

    ה-ADIN2111 תומך בטווח של עד 1700 מטרים של כבל עם צריכת חשמל נמוכה במיוחד של 77 mW.שתי ליבות ה-PHY תומכות בפעולה של 1.0 V pp ו-2.4 V pp כפי שהוגדר בתקן IEEE 802.3cg וניתן להפעיל אותם ממסילת אספקה ​​אחת של 1.8 V או 3.3 V.ה-ADIN2111 זמין בתצורה לא מנוהלת שבה המכשיר מעביר אוטומטית תעבורה בין שתי יציאות Ethernet.

    ההתקן משלב מתג, שתי ליבות Ethernet שכבה פיזית (PHY) עם ממשקי בקרת גישה למדיה (MAC), וכל התקני המעגלים האנלוגיים המשויכים, התקני חציצה של שעוני כניסה ויציאה.ההתקן כולל גם תורי חיץ פנימיים, אוגרי SPI ותת-מערכת, והיגיון בקרה לניהול איפוס ובקרת שעון ותצורת פיני חומרה.

    ה-ADIN2111 משלב מעגלי ניטור אספקת מתח ומעגלי Power-on-reset (POR) לשיפור החוסן ברמת המערכת.ניתן להגדיר את ה-SPI 4-חוטי המשמש לתקשורת עם המארח כ-OPEN Alliance SPI או Generic SPI.שני המצבים תומכים בהגנה אופציונלית על נתונים או בדיקת יתירות מחזורית (CRC).

    ניתן גם להגדיר כל PHY של ADIN2111 ליצור הפרעת חומרה לאחר איפוס חומרה (פין RESET נמשך נמוך) על ידי הגדרת הסיביות CRSM_HRD_RST_IRQ_EN ב-System Interrupt Mask Register (CRSM_IRQ_MASK) של PHY המקביל.למרות שניתן להשתמש בשני ה-PHYs ליצירת הפרעות חומרה, PHY 1 מומלץ למטרה זו.לאחר שהמאסטר של ה-SPI מקבל פסיקת חומרה מפין ה-INT, סיבית PHYINT (בהתאמה, סיביות P2_PHYINT) באוגר סטטוס 0 (בהתאמה, אוגר מצב 1) מוגדרת גם היא ל-1, ומודיעה על ההפרעה מ-PHY 1 (בהתאמה, PHY 2) .לאחר מכן ניתן לבדוק את מקור ההפרעה באמצעות סיבית CRSM_HRD_RST_IRQ_LH ב-System Interrupt Status Register (CRSM_IRQ_STATUS) המתאים של PHY.

    עבור אימות מערכת באמצעות בקר מארח חיצוני, ניתן לבקש מכל PHY של ADIN2111 ליצור הפרעת חומרה בפין ה-INT באמצעות סיביות CRSM_SW_IRQ_REQ ב-System Interrupt Mask Register (CRSM_IRQ_MASK).למרות שניתן להשתמש בשני ה-PHYs ליצירת הפרעות חומרה, PHY 1 מומלץ למטרה זו.לאחר שהמאסטר של ה-SPI מקבל פסיקת חומרה מפין ה-INT, סיבית PHYINT (בהתאמה, סיביות P2_PHYINT) באוגר סטטוס 0 (בהתאמה, אוגר מצב 1) מוגדרת גם היא ל-1, ומודיעה על ההפרעה מ-PHY 1 (בהתאמה, PHY 2) .לאחר מכן ניתן לבדוק את מקור ההפרעה באמצעות סיביות CRSM_SW_IRQ_LH ב-System Interrupt Status Register (CRSM_IRQ_STATUS) המתאים של PHY.

    כל ADIN2111 PHY יכול גם ליצור פסיקה של שגיאת מערכת.דגלי ההפרעה ממוקמים בקטע הסיביות השמורות של רשמת מצב הפסקת המערכת המקבילה של PHY (CRSM_IRQ_STATUS).יש להגדיר את אוגר מסיכת הפסקות המערכת (CRSM_IRQ_MASK) ב-PHY המתאים כדי לאפשר הפסקות שגיאות מערכת.ראה טבלה 212 לפרטים על מיסוך פסיקה.ה-ADIN2111 חייב לעבור איפוס חומרה כדי להתאושש מהפסקת שגיאת מערכת מאחד משני ה-PHYs (הביט השמורה CRSM_IRQ_STATUS קורא 1 ב-PHY המתאים).

    ה-ADIN2111 כולל מעגל ניטור אספקת חשמל כדי להבטיח שלשבב יש את אספקת המתח המתאימה לפני תחילת רצף ההדלקה.במהלך ההפעלה, ה-ADIN2111 נשאר במצב איפוס חומרה עד שכל אספקה ​​חורגת מסף העלייה המינימלי שלה והאספקה ​​נחשבת טובה.

    איפוס חומרה מופעל על ידי מעגל איפוס ההפעלה או על ידי הפעלת פין RESET נמוך למשך 10 מיקרון לפחות.ה-ADIN2111 כולל מעגל דה-גליץ' על פין זה כדי לדחות פולסים קצרים מ-1 µs.כאשר פין ה-RESET מנותק, כל פיני הקלט/פלט (I/O) נשארים במצב תלת-מצבי, פיני תצורת החומרה ננעלים ופיני ה-I/O מוגדרים למצב הפונקציונלי שלהם.מעגל מתנד הקריסטל מופעל כאשר כל ספקי הכוח החיצוניים והפנימיים תקפים ויציבים.לאחר שהגביש מתחיל ומתייצב, לולאת השלב הנעילה (PLL) מופעלת.לאחר השהיה של 90 אלפיות השנייה (מקסימום) לאחר ביטול הפין של RESET, כל השעונים הפנימיים מוחזקים, ההיגיון הפנימי משוחרר מהאיפוס, וכל אוגרי ה-SPI, PHY 1 ו-PHY 2 הפנימיים נגישים מה-SPI.פלט השעון CLK25_REF נשמר נמוך כאשר פין RESET נמוך ונשאר נמוך למשך 70 שניות (מקסימום) לאחר שהפין RESET נמנע.

    כל התוכן לעיל הוא כל ההקדמה שהביא העורך הפעם.אם אתה רוצה לדעת יותר על זה, אולי תרצה לחקור את זה באתר שלנו או ב- Baidu ו- Google.

    https://www.smart-xlink.com/products.html

    אינטרנט:  www.hdv-tech.com <https://hdv-tech.en.alibaba.com>

    אתר גוגל:https://www.hdv-fiber.com/

    קישור למפעל HDV:https://youtu.be/xpIZK8Zm4Og



    web聊天