ADI ADIN2111Ethernetinterruttoresarà l'oggetto principale dell'introduzione del contenuto successivo. Attraverso questo articolo, l'editore spera che tutti possano avere una certa conoscenza e comprensione della situazione e delle informazioni correlate. I dettagli sono i seguenti.
ADIN2111 è una doppia porta Ethernet a basso consumo e bassa complessitàinterruttoreche integra una porta 10BASE-T1L PHY e una porta SPI (Serial Peripheral Interface). Il dispositivo utilizza un nodo vincolato a basso consumo per applicazioni Industrial Ethernet ed è conforme allo standard Ethernet IEEE® 802.3cg-2019™ per Single Pair Ethernet (SPE) a lunga distanza da 10 Mbps. ILinterruttore(cut-through o store-and-forward) supporta più configurazioni di cablaggio tra le due porte Ethernet e la porta host SPI, fornendo una soluzione flessibile per topologie di rete in linea, a margherita o ad anello.
ADIN2111 supporta fino a 1700 metri di portata del cavo con un consumo energetico estremamente basso di 77 mW. I due core PHY supportano il funzionamento a 1,0 V pp e 2,4 V pp come definito nello standard IEEE 802.3cg e possono essere alimentati da un singolo rail di alimentazione da 1,8 V o 3,3 V. ADIN2111 è disponibile in una configurazione non gestita in cui il dispositivo inoltra automaticamente il traffico tra due porte Ethernet.
Il dispositivo integra ainterruttore, due core Ethernet Physical Layer (PHY) con interfacce MAC (Media Access Control) e tutti i circuiti analogici associati, i dispositivi di buffering del clock di input e output. Il dispositivo include anche code buffer interne, registri SPI e sottosistema e logica di controllo per gestire il ripristino, il controllo dell'orologio e la configurazione dei pin hardware.
ADIN2111 integra circuiti di monitoraggio dell'alimentazione di tensione e circuiti POR (power-on-reset) per una migliore robustezza a livello di sistema. L'SPI a 4 fili utilizzato per comunicare con l'host può essere configurato come OPEN Alliance SPI o Generic SPI. Entrambe le modalità supportano la protezione dei dati opzionale o il controllo di ridondanza ciclica (CRC).
Ciascun PHY dell'ADIN2111 può anche essere configurato per generare un interrupt hardware dopo un ripristino hardware (pin RESET abbassato) impostando il bit CRSM_HRD_RST_IRQ_EN nel corrispondente registro della maschera di interruzione del sistema PHY (CRSM_IRQ_MASK). Sebbene entrambi i PHY possano essere utilizzati per generare interruzioni hardware, a questo scopo è consigliato il PHY 1. Dopo che il master SPI riceve un'interruzione hardware dal pin INT, anche il bit PHYINT (rispettivamente, il bit P2_PHYINT) sul registro di stato 0 (rispettivamente, registro di stato 1) viene impostato su 1, notificando l'interruzione da PHY 1 (rispettivamente, PHY 2). L'origine dell'interrupt può quindi essere verificata utilizzando il bit CRSM_HRD_RST_IRQ_LH nel corrispondente registro dello stato degli interrupt di sistema di PHY (CRSM_IRQ_STATUS).
Per la verifica del sistema utilizzando un controller host esterno, è possibile richiedere a ciascun PHY dell'ADIN2111 di generare un interrupt hardware sul pin INT utilizzando il bit CRSM_SW_IRQ_REQ nel registro della maschera di interruzione del sistema (CRSM_IRQ_MASK). Sebbene entrambi i PHY possano essere utilizzati per generare interruzioni hardware, a questo scopo è consigliato il PHY 1. Dopo che il master SPI riceve un'interruzione hardware dal pin INT, anche il bit PHYINT (rispettivamente, il bit P2_PHYINT) nel registro di stato 0 (rispettivamente, registro di stato 1) viene impostato su 1, notificando l'interruzione da PHY 1 (rispettivamente, PHY 2). L'origine dell'interrupt può quindi essere verificata utilizzando il bit CRSM_SW_IRQ_LH nel corrispondente registro dello stato degli interrupt di sistema di PHY (CRSM_IRQ_STATUS).
Ciascun PHY ADIN2111 può anche generare un interrupt di errore di sistema. I flag di interruzione si trovano nella sezione dei bit riservati del corrispondente registro di stato degli interrupt di sistema di PHY (CRSM_IRQ_STATUS). Il registro della maschera di interruzione del sistema (CRSM_IRQ_MASK) deve essere configurato sul PHY corrispondente per abilitare gli interrupt di errore di sistema. Vedere la Tabella 212 per i dettagli sul mascheramento delle interruzioni. L'ADIN2111 deve essere sottoposto a un ripristino hardware per recuperare da un errore di sistema interrotto da uno dei due PHY (il bit riservato CRSM_IRQ_STATUS legge 1 sul rispettivo PHY).
ADIN2111 include un circuito di monitoraggio dell'alimentazione per garantire che il chip riceva la corretta tensione di alimentazione prima di avviare la sequenza di accensione. Durante l'accensione, l'ADIN2111 rimane in uno stato di ripristino hardware finché ciascun alimentatore non supera la soglia minima di aumento e l'alimentatore viene considerato buono.
Un ripristino dell'hardware viene avviato dal circuito di ripristino all'accensione o abbassando il pin RESET per almeno 10 µs. ADIN2111 include un circuito deglitch su questo pin per respingere gli impulsi inferiori a 1 µs. Quando il pin RESET viene disattivato, tutti i pin di ingresso/uscita (I/O) rimangono in modalità tri-stato, i pin di configurazione hardware sono bloccati e i pin I/O sono configurati nella loro modalità funzionale. Il circuito dell'oscillatore al cristallo è abilitato quando tutti gli alimentatori esterni ed interni sono validi e stabili. Dopo che il cristallo si avvia e si stabilizza, viene abilitato il circuito ad aggancio di fase (PLL). Dopo un ritardo di 90 ms (max) dopo la disattivazione del pin RESET, tutti gli orologi interni vengono asseriti, la logica interna viene rilasciata dal ripristino e tutti i registri SPI interni, PHY 1 e PHY 2 sono accessibili dallo SPI. L'uscita del clock CLK25_REF viene mantenuta bassa quando il pin RESET viene portato basso e rimane bassa per 70 ms (max) dopo che il pin RESET viene portato basso.
Tutto il contenuto di cui sopra è tutta l'introduzione portata dall'editore questa volta. Se vuoi saperne di più, potresti esplorarlo sul nostro sito web o su Baidu e Google.
https://www.smart-xlink.com/products.html
Rete: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Sito web di Google:https://www.hdv-fibra.com/
Collegamento di fabbrica HDV:https://youtu.be/xpIZK8Zm4Og