ADI ADIN2111 Ethernet-ŝaltilo estos la ĉefa enkondukobjekto de la sekva enhavo.Per ĉi tiu artikolo, la redaktoro esperas, ke ĉiuj povas havi iom da scio kaj kompreno pri ĝia rilata situacio kaj informoj.La detaloj estas kiel sekvas.
La ADIN2111 estas malalta potenco, malalta komplekseco, duobla Ethernet-havena ŝaltilo, kiu integras 10BASE-T1L PHY kaj Seria Perifera Interfaco (SPI).La aparato uzas malaltan potencan limigitan nodon por Industria Ethernet-aplikoj kaj konformas al la IEEE® 802.3cg-2019™ Ethernet-normo por longdistanca 10 Mbps Single Pair Ethernet (SPE).La ŝaltilo (tranĉita aŭ butiko-kaj-antaŭen) subtenas multoblajn kablajn agordojn inter la du Ethernet-havenoj kaj la SPI-gastigan havenon, disponigante flekseblan solvon por linio, lekante-ĉeno aŭ ringa reto-topologioj.
La ADIN2111 subtenas ĝis 1700 metrojn da kablo-atingo kun ultra-malalta energikonsumo de 77 mW.La du PHY-kernoj subtenas 1.0 V pp kaj 2.4 V pp operacion kiel difinite en la IEEE 802.3cg normo kaj povas esti funkciigitaj de ununura 1.8 V aŭ 3.3 V provizorelo.La ADIN2111 haveblas en neadministrata agordo kie la aparato aŭtomate plusendas trafikon inter du Ethernet-havenoj.
La aparato integras ŝaltilon, du Eterretajn fizikajn tavolojn (PHY) kernojn kun amaskomunikilaraj kontrolo (MAC) interfacoj, kaj ĉiujn rilatajn analogajn cirkuladon, enigajn kaj eligajn horloĝajn bufrajn aparatojn.La aparato ankaŭ inkluzivas internajn bufrovicojn, SPI- kaj subsistemregistrojn, kaj kontrollogikon por administri rekomencigitan kaj horloĝkontrolon kaj aparataron-stiftagordon.
La ADIN2111 integras cirkuladon de monitorado de tensioprovizo kaj cirkuladon de potenco-sur-restarigita (POR) por plibonigita sistem-nivela fortikeco.La 4-drata SPI uzata por komuniki kun la gastiganto povas esti agordita kiel OPEN Alliance SPI aŭ Generic SPI.Ambaŭ reĝimoj subtenas laŭvolan datumprotekton aŭ Cyclic Redundancy Check (CRC).
Ĉiu PHY de la ADIN2111 ankaŭ povas esti agordita por generi aparatarinterrompon post aparatara rekomencigita (RESET pinglo tirita malalte) metante la CRSM_HRD_RST_IRQ_EN biton en la responda PHY's System Interrupt Mask Register (CRSM_IRQ_MASK).Kvankam ambaŭ PHY-oj povas esti uzitaj por generi hardvarinterrompojn, PHY 1 estas rekomendita por tiu celo.Post kiam la SPI-majstro ricevas hardvarinterrompon de la INT-stifto, la PHYINT-bito (respektive, la P2_PHYINT-bito) sur statusregistro 0 (respektive, statusregistro 1) ankaŭ estas metita al 1, sciigante la interrompon de PHY 1 (respektive, PHY). 2) .La fonto de la interrompo tiam povas esti kontrolita uzante la CRSM_HRD_RST_IRQ_LH-biton en la System Interrupt Status Register de la responda PHY (CRSM_IRQ_STATUS).
Por sistemkonfirmo uzanta eksteran mastro-regilon, ĉiu PHY de la ADIN2111 povas esti petita por generi hardvarinterrompon sur la INT-stifto uzante la CRSM_SW_IRQ_REQ-biton en la System Interrupt Mask Register (CRSM_IRQ_MASK).Kvankam ambaŭ PHY-oj povas esti uzitaj por generi hardvarinterrompojn, PHY 1 estas rekomendita por tiu celo.Post kiam la SPI-majstro ricevas hardvarinterrompon de la INT-stifto, la PHYINT-bito (respektive, la P2_PHYINT-bito) en statusregistro 0 (respektive, statusregistro 1) ankaŭ estas metita al 1, sciigante la interrompon de PHY 1 (respektive, PHY). 2) .La fonto de la interrompo tiam povas esti kontrolita uzante la CRSM_SW_IRQ_LH-bito en la responda PHY's System Interrupt Status Register (CRSM_IRQ_STATUS).
Ĉiu ADIN2111 PHY ankaŭ povas generi sisteman erarinterrompon.La interrompaj flagoj situas en la rezervita bitsekcio de la System Interrupt Status Register de la responda PHY (CRSM_IRQ_STATUS).La sistema interrompa maska registro (CRSM_IRQ_MASK) devas esti agordita sur la responda PHY por ebligi sistemajn erarinterrompojn.Vidu Tabelon 212 por detaloj pri interrompa maskado.La ADIN2111 devas sperti aparataron rekomencigita por renormaliĝi post sistema erarinterrompo de unu el la du PHY-oj (la CRSM_IRQ_STATUS rezervita bito legas 1 sur la respektiva PHY).
La ADIN2111 inkluzivas elektronikan monitoran cirkviton por certigi, ke la blato havas la taŭgan tensioprovizon antaŭ ol komenci la sekvencon de potenco.Dum ekfunkciigo, la ADIN2111 restas en aparatara rekomencigita stato ĝis ĉiu provizo superas sian minimuman altiĝantan sojlon kaj la provizo estas konsiderata bona.
Hardvarrestarigo estas iniciatita per la ŝaltita rekomencigita cirkvito aŭ movante la RESET-stifton malalte dum almenaŭ 10 µs.La ADIN2111 inkluzivas deglitch-cirkviton sur ĉi tiu pinglo por malakcepti pulsojn pli mallongajn ol 1 µs.Kiam la RESET-stifto estas deaserted, ĉiuj enigo/produktaĵo (I/O) stiftoj restas en tri-ŝtata reĝimo, la hardvar-konfiguraciostiftoj estas fiksitaj, kaj la I/O-stiftoj estas agorditaj al sia funkcia reĝimo.La kristala oscilatorcirkvito estas ebligita kiam ĉiuj eksteraj kaj internaj elektroprovizoj estas validaj kaj stabilaj.Post kiam la kristalo komenciĝas kaj stabiligas, la fazo-ŝlosita buklo (PLL) estas ebligita.Post malfruo de 90 ms (maks) post kiam la RESET-stifto estas malaktivigita, ĉiuj internaj horloĝoj estas asertitaj, la interna logiko estas liberigita de reset, kaj ĉiuj internaj SPI, PHY 1 kaj PHY 2 registroj estas alireblaj de la SPI.La horloĝo de CLK25_REF estas tenita malalta kiam la RESET-pinglo estas malaltigita kaj restas malalta dum 70 ms (maksimume) post kiam la RESET-pinglo estas malaltigita.
Ĉio ĉi-supra enhavo estas la tuta enkonduko alportita de la redaktoro ĉi-foje.Se vi volas scii pli pri ĝi, vi eble volas esplori ĝin en nia retejo aŭ ĉe Baidu kaj Guglo.
https://www.smart-xlink.com/products.html
Retejo: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Retejo de Google:https://www.hdv-fiber.com/
Ligo de HDV Factory:https://youtu.be/xpIZK8Zm4Og