ADI ADIN2111 Ethernet switch sil wêze de wichtichste yntroduksje foarwerp fan de folgjende ynhâld.Troch dit artikel hopet de redakteur dat elkenien wat kennis en begryp kin hawwe oer de relatearre situaasje en ynformaasje.De details binne as folget.
De ADIN2111 is in lege macht, lege kompleksiteit, dûbele Ethernet-poarte-skeakel dy't in 10BASE-T1L PHY en in Serial Peripheral Interface (SPI)-poarte yntegreart.It apparaat brûkt in knooppunt mei beheinde macht foar yndustriële Ethernet-applikaasjes en is konform mei de IEEE® 802.3cg-2019™ Ethernet-standert foar lange ôfstân 10 Mbps Single Pair Ethernet (SPE).De switch (trochsnien of opslaan-en-foarút) stipet meardere kabelkonfiguraasjes tusken de twa Ethernet-poarten en de SPI-hosthaven, en leveret in fleksibele oplossing foar line-, daisy-chain- of ringnetwurktopologyen.
De ADIN2111 stipet oant 1700 meter kabelberik mei ultra-leech enerzjyferbrûk fan 77 mW.De twa PHY-kearnen stypje 1.0 V pp- en 2.4 V pp-operaasje lykas definieare yn 'e IEEE 802.3cg-standert en kinne wurde oandreaun fan ien inkelde 1.8 V- as 3.3 V-oanbodspoar.De ADIN2111 is beskikber yn in net behearde konfiguraasje wêr't it apparaat automatysk ferkear trochstjoert tusken twa Ethernet-poarten.
It apparaat integriert in switch, twa Ethernet fysike laach (PHY) kearnen mei media tagong kontrôle (MAC) ynterface, en alle assosjearre analoge circuitry, input en output klok buffering apparaten.It apparaat omfettet ek ynterne bufferwachtrigen, SPI- en subsysteemregisters, en kontrôlelogika om reset- en klokkontrôle en hardwarepinkonfiguraasje te behearjen.
De ADIN2111 yntegreart sirkwy foar tafersjoch fan spanningsoanfier en power-on-reset (POR) circuits foar ferbettere robústiteit op systeemnivo.De 4-wire SPI brûkt om te kommunisearjen mei de host kin wurde konfigurearre as OPEN Alliance SPI of Generic SPI.Beide modi stypje opsjonele gegevensbeskerming as Cyclic Redundancy Check (CRC).
Elke PHY fan 'e ADIN2111 kin ek konfigureare wurde om in hardware-ûnderbrekking te generearjen nei in hardware-reset (RESET-pin leech lutsen) troch it CRSM_HRD_RST_IRQ_EN-bit yn te stellen yn it korrespondearjende PHY's System Interrupt Mask Register (CRSM_IRQ_MASK).Hoewol beide PHY's kinne wurde brûkt om hardware-ûnderbrekkingen te generearjen, wurdt PHY 1 foar dit doel oanrikkemandearre.Nei't de SPI-master in hardware-ûnderbrekking fan 'e INT-pin ûntfangt, wurdt de PHYINT-bit (resp. de P2_PHYINT-bit) op statusregister 0 (resp. statusregister 1) ek ynsteld op 1, en de ûnderbrekking fan PHY 1 (resp. PHY) ynsteld 2) .De boarne fan 'e ûnderbrekking kin dan wurde kontrolearre mei it CRSM_HRD_RST_IRQ_LH-bit yn it korrespondearjende PHY's System Interrupt Status Register (CRSM_IRQ_STATUS).
Foar systeemferifikaasje mei in eksterne hostkontrôler kin elke PHY fan 'e ADIN2111 frege wurde om in hardware-ûnderbrekking te generearjen op' e INT-pin mei it CRSM_SW_IRQ_REQ-bit yn it System Interrupt Mask Register (CRSM_IRQ_MASK).Hoewol beide PHY's kinne wurde brûkt om hardware-ûnderbrekkingen te generearjen, wurdt PHY 1 foar dit doel oanrikkemandearre.Nei't de SPI-master in hardware-ûnderbrekking fan 'e INT-pin ûntfangt, wurdt de PHYINT-bit (resp. de P2_PHYINT-bit) yn statusregister 0 (resp. statusregister 1) ek ynsteld op 1, en de ûnderbrekking fan PHY 1 (resp. PHY) ynsteld 2) .De boarne fan 'e ûnderbrekking kin dan wurde kontrolearre mei it CRSM_SW_IRQ_LH-bit yn it korrespondearjende PHY's System Interrupt Status Register (CRSM_IRQ_STATUS).
Elke ADIN2111 PHY kin ek in systeemflater-ûnderbrekking generearje.De ûnderbrekkingsflaggen lizze yn 'e reservearre bitsdiel fan' e oerienkommende PHY's System Interrupt Status Register (CRSM_IRQ_STATUS).It systeem ûnderbrekkingsmaskerregister (CRSM_IRQ_MASK) moat konfigureare wurde op 'e korrespondearjende PHY om systeemflaterinterrupts yn te skeakeljen.Sjoch tabel 212 foar details oer ûnderbrekkingsmaskering.De ADIN2111 moat in hardware-reset ûndergean om te herstellen fan in systeemflaterûnderbrekking fan ien fan 'e twa PHY's (it CRSM_IRQ_STATUS reservearre bit lêst 1 op 'e respektivelike PHY).
De ADIN2111 omfettet in monitoaringscircuit foar stroomfoarsjenning om te soargjen dat de chip de juste spanningsfoarsjenning hat foardat de opstartsekwinsje begjint.Tidens it opstarten bliuwt de ADIN2111 yn in hardware-reset-state oant elke levering syn minimale opkommende drompel grutteret en it oanbod wurdt as goed beskôge.
In hardware-reset wurdt inisjearre troch it power-on reset circuit of troch de RESET pin leech te riden foar op syn minst 10 µs.De ADIN2111 omfettet in deglitch-sirkwy op dizze pin om pulsen koarter dan 1 µs te fersmiten.As de RESET-pin is deasserted, bliuwe alle input / output (I/O) pins yn tri-state modus, de hardware konfiguraasje pins wurde latched, en de I / O pins binne konfigurearre foar harren funksjonele modus.De kristal oscillator circuit is ynskeakele as alle eksterne en ynterne macht foarrieden binne jildich en stabyl.Nei't it kristal begjint en stabilisearret, is de fase-beskoattele loop (PLL) ynskeakele.Nei in fertraging fan 90 ms (max) nei't de RESET-pin is deasserted, wurde alle ynterne klokken beweard, de ynterne logika wurdt frijlitten fan reset, en alle ynterne SPI-, PHY 1- en PHY 2-registers binne tagonklik fanút de SPI.De CLK25_REF-klokútfier wurdt leech hâlden as de RESET-pin leech wurdt nommen en bliuwt leech foar 70 ms (max) nei't de RESET-pin leech is nommen.
Alle boppesteande ynhâld is alle ynlieding dy't dizze kear troch de redaksje brocht hat.As jo der mear oer witte wolle, kinne jo it miskien ferkenne op ús webside of op Baidu en Google.
https://www.smart-xlink.com/products.html
Reach: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google webside:https://www.hdv-fiber.com/
HDV Factory Link:https://youtu.be/xpIZK8Zm4Og