ADI ADIN2111 Ethernet etengailua izango da hurrengo edukiaren sarrerako objektu nagusia.Artikulu honen bidez, editoreak espero du bakoitzak bere egoera eta informazioaren ezagutza eta ulermena izatea.Xehetasunak honako hauek dira.
ADIN2111 potentzia baxuko, konplexutasun baxuko, Ethernet ataka bikoitzeko etengailua da, 10BASE-T1L PHY eta Serial Peripheral Interface (SPI) ataka integratzen dituena.Gailuak potentzia gutxiko mugatutako nodo bat erabiltzen du Industrial Ethernet aplikazioetarako eta IEEE® 802.3cg-2019™ Ethernet estandarra betetzen du distantzia luzeko 10 Mbps Single Pair Ethernet (SPE) egiteko.Etengailuak (moztu edo biltegiratu eta birbidaltzeko) kablearen konfigurazio anitz onartzen ditu bi Ethernet ataken eta SPI ostalariaren atakaren artean, linea, margarita edo eraztun sareko topologietarako irtenbide malgua eskainiz.
ADIN2111-k 1700 metroko kablearen irismena onartzen du 77 mW-ko potentzia-kontsumo oso baxuarekin.Bi PHY nukleoek 1,0 V pp eta 2,4 V pp funtzionamendua onartzen dute IEEE 802.3cg estandarrean definitutako moduan eta 1,8 V edo 3,3 V-ko hornidura-errail bakarretik elika daitezke.ADIN2111 kudeatu gabeko konfigurazioan dago eskuragarri, non gailuak automatikoki birbidaltzen duen trafikoa bi Ethernet ataken artean.
Gailuak etengailu bat, Ethernet geruza fisikoko (PHY) bi nukleo integratzen ditu multimedia sarbidea kontrolatzeko (MAC) interfazeekin eta lotutako zirkuitu analogiko guztiak, sarrera eta irteerako erlojuaren buffererako gailuak.Gailuak barne buffer ilarak, SPI eta azpisistemako erregistroak eta kontrol logika ere baditu berrezartzeko eta erlojuaren kontrola eta hardware-pinaren konfigurazioa kudeatzeko.
ADIN2111-k tentsio-hornidura kontrolatzeko zirkuituak eta power-on-reset (POR) zirkuituak integratzen ditu sistema-mailako sendotasuna hobetzeko.Ostalariarekin komunikatzeko erabiltzen den 4 hariko SPIa OPEN Alliance SPI edo SPI generiko gisa konfigura daiteke.Bi moduek aukerako datuen babesa edo Cyclic Redundancy Check (CRC) onartzen dute.
ADIN2111-ren PHY bakoitza hardware-etenaldi bat sortzeko hardware berrezarri ondoren (RESET pin txikia botata) ere konfigura daiteke CRSM_HRD_RST_IRQ_EN bit dagokion PHY-ren Sistema Eten Maskaren Erregistroan (CRSM_IRQ_MASK).PHY biak hardware-etenaldiak sortzeko erabil daitezkeen arren, PHY 1 gomendatzen da horretarako.SPI maisuak INT pinetik hardware-etenaldi bat jaso ondoren, PHYINT bit (hurrenez hurren, P2_PHYINT bit) 0 egoera-erregistroan (hurrenez hurren, egoera-erregistroa) 1ean ezartzen da, PHY 1etik etenaldia jakinaraziz (hurrenez hurren, PHY). 2) .Ondoren, etenaren iturburua egiazta daiteke dagokion PHYren Sistema Etenaren Egoera Erregistroan (CRSM_IRQ_STATUS) CRSM_HRD_RST_IRQ_LH bit-a erabiliz.
Sistemaren egiaztapena kanpoko ostalari-kontrolatzaile bat erabiliz, ADIN2111-ren PHY bakoitzari INT pinean hardware eten bat sortzeko eska daiteke CRSM_SW_IRQ_REQ bit erabiliz Sistema Eten Maskaren Erregistroan (CRSM_IRQ_MASK).PHY biak hardware-etenaldiak sortzeko erabil daitezkeen arren, PHY 1 gomendatzen da horretarako.SPI maisuak INT pinetik hardware eten bat jaso ondoren, PHYINT bit (hurrenez hurren, P2_PHYINT bit) 0 egoera-erregistroan (hurrenez hurren, 1 egoera-erregistroan) ere 1ean ezartzen da, PHY 1etik etenaldia jakinaraziz (hurrenez hurren, PHY). 2) .Ondoren, etenaren iturburua egiazta daiteke dagokion PHYren Sistema Etenaren Egoera Erregistroan (CRSM_IRQ_STATUS) CRSM_SW_IRQ_LH bit-a erabiliz.
ADIN2111 PHY bakoitzak sistemaren errore-etena ere sor dezake.Eten-markak dagokion PHYren Sistema Etenaren Egoera Erregistroko bit erreserbatuen atalean (CRSM_IRQ_STATUS) daude.Sistemaren eten-maskararen erregistroa (CRSM_IRQ_MASK) dagokion PHYn konfiguratu behar da sistemaren errore-etenaldiak gaitzeko.Ikus 212. taula etenen maskaratzearen inguruko xehetasunetarako.ADIN2111-k hardware berrezarri behar du sistemaren errore-etenaldi batetik berreskuratzeko bi PHYetako batetik (CRSM_IRQ_STATUS erreserbatutako bitak 1 irakurtzen du dagokion PHYn).
ADIN2111-k elikadura-hornidura kontrolatzeko zirkuitu bat barne hartzen du txipak pizteko sekuentzia hasi aurretik tentsio-hornidura egokia duela ziurtatzeko.Piztean, ADIN2111 hardware berrezarri egoeran jarraitzen du hornikuntza bakoitzak bere gutxieneko goranzko atalasea gainditzen duen arte eta hornidura ona dela uste den arte.
Hardwarearen berrezarpena pizteko berrezartzeko zirkuituarekin edo RESET pina gutxieneko 10 µs gutxieneko mugitzean hasten da.ADIN2111-k pin honetan deglitch zirkuitu bat dauka 1 µs baino laburragoak diren pultsuak baztertzeko.RESET pina kentzen denean, sarrera/irteera (I/O) pin guztiak hiru egoera moduan geratzen dira, hardwarearen konfigurazio pinak blokeatzen dira eta I/O pinak beren modu funtzionalean konfiguratzen dira.Kristal osziladorearen zirkuitua gaituta dago kanpoko eta barneko elikatze-iturri guztiak baliozkoak eta egonkorrak direnean.Kristala hasi eta egonkortu ondoren, fasean blokeatutako begizta (PLL) gaituta dago.90 ms (gehienez) atzerapen bat igaro ondoren, RESET pina desagerrarazi ondoren, barneko erloju guztiak baieztatzen dira, barne logika berrezartzetik askatzen da eta barne SPI, PHY 1 eta PHY 2 erregistro guztiak eskuragarri daude SPItik.CLK25_REF erlojuaren irteera baxu mantentzen da RESET pina baxua hartzen denean eta 70 ms (gehienez) baxua izaten jarraitzen du RESET pina baxua hartu ondoren.
Goiko eduki guztia oraingoan editoreak ekarritako sarrera guztia da.Horri buruz gehiago jakin nahi baduzu, gure webgunean edo Baidu eta Googlen arakatu nahi baduzu.
https://www.smart-xlink.com/products.html
Webgunea: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google Webgunea:https://www.hdv-fiber.com/
HDV Factory Link:https://youtu.be/xpIZK8Zm4Og