Ethernetový přepínač ADI ADIN2111 bude hlavním předmětem úvodu následujícího obsahu.Prostřednictvím tohoto článku editor doufá, že každý může mít určité znalosti a porozumění související situaci a informacím.Podrobnosti jsou následující.
ADIN2111 je přepínač se dvěma ethernetovými porty s nízkou spotřebou a nízkou složitostí, který integruje 10BASE-T1L PHY a port Serial Peripheral Interface (SPI).Zařízení používá uzel s omezeným výkonem pro aplikace průmyslového Ethernetu a je v souladu se standardem IEEE® 802.3cg-2019™ Ethernet pro dálkovou 10 Mbps Single Pair Ethernet (SPE).Přepínač (cut-through nebo store-and-forward) podporuje více konfigurací kabeláže mezi dvěma ethernetovými porty a hostitelským portem SPI, čímž poskytuje flexibilní řešení pro topologie linek, daisy-chain nebo kruhových sítí.
ADIN2111 podporuje kabelový dosah až 1700 metrů s ultra nízkou spotřebou energie 77 mW.Dvě jádra PHY podporují provoz 1,0 V pp a 2,4 V pp, jak je definováno ve standardu IEEE 802.3cg a lze je napájet z jedné napájecí lišty 1,8 V nebo 3,3 V.ADIN2111 je k dispozici v nespravované konfiguraci, kde zařízení automaticky předává provoz mezi dvěma ethernetovými porty.
Zařízení integruje přepínač, dvě jádra ethernetové fyzické vrstvy (PHY) s rozhraními pro řízení přístupu k médiím (MAC) a všechny související analogové obvody, vstupní a výstupní zařízení pro ukládání do vyrovnávací paměti.Zařízení také obsahuje interní fronty vyrovnávací paměti, SPI a subsystémové registry a řídicí logiku pro správu resetu a řízení hodin a konfiguraci hardwarových pinů.
ADIN2111 integruje obvody pro monitorování napájení a obvody POR (power-on-reset) pro vylepšenou odolnost na úrovni systému.4vodičové SPI používané ke komunikaci s hostitelem lze nakonfigurovat jako OPEN Alliance SPI nebo Generic SPI.Oba režimy podporují volitelnou ochranu dat nebo Cyclic Redundancy Check (CRC).
Každý PHY ADIN2111 lze také nakonfigurovat tak, aby generoval hardwarové přerušení po hardwarovém resetu (RESET pin vytažen na nízkou úroveň) nastavením bitu CRSM_HRD_RST_IRQ_EN v odpovídajícím registru masky přerušení systému PHY (CRSM_IRQ_MASK).Přestože lze pro generování hardwarových přerušení použít oba PHY, PHY 1 se pro tento účel doporučuje.Poté, co SPI master přijme hardwarové přerušení z pinu INT, bit PHYINT (respektive bit P2_PHYINT) ve stavovém registru 0 (respektive stavovém registru 1) je také nastaven na 1, což upozorní na přerušení od PHY 1 (respektive PHY). 2).Zdroj přerušení lze poté zkontrolovat pomocí bitu CRSM_HRD_RST_IRQ_LH v odpovídajícím registru stavu přerušení systému PHY (CRSM_IRQ_STATUS).
Pro ověření systému pomocí externího hostitelského řadiče může být každý PHY ADIN2111 požádán o generování hardwarového přerušení na kolíku INT pomocí bitu CRSM_SW_IRQ_REQ v registru masky přerušení systému (CRSM_IRQ_MASK).Přestože lze pro generování hardwarových přerušení použít oba PHY, PHY 1 se pro tento účel doporučuje.Poté, co SPI master přijme hardwarové přerušení z pinu INT, bit PHYINT (respektive bit P2_PHYINT) ve stavovém registru 0 (respektive stavovém registru 1) je také nastaven na 1, což upozorní na přerušení od PHY 1 (respektive PHY). 2).Zdroj přerušení lze poté zkontrolovat pomocí bitu CRSM_SW_IRQ_LH v odpovídajícím registru stavu přerušení systému PHY (CRSM_IRQ_STATUS).
Každý ADIN2111 PHY může také generovat přerušení systémové chyby.Příznaky přerušení jsou umístěny v sekci vyhrazených bitů příslušného registru stavu přerušení systému PHY (CRSM_IRQ_STATUS).Registr masky přerušení systému (CRSM_IRQ_MASK) musí být nakonfigurován na odpovídajícím PHY, aby byla povolena přerušení systémových chyb.Podrobnosti o maskování přerušení viz Tabulka 212.ADIN2111 musí projít hardwarovým resetem, aby se zotavil z přerušení systémové chyby od jedné ze dvou PHY (rezervovaný bit CRSM_IRQ_STATUS čte 1 na příslušném PHY).
ADIN2111 obsahuje monitorovací obvod napájení, který zajišťuje, že čip má správné napájení před zahájením sekvence zapínání.Během zapínání zůstává ADIN2111 ve stavu hardwarového resetu, dokud každý zdroj nepřekročí minimální stoupající práh a zdroj není považován za dobrý.
Hardwarový reset je iniciován obvodem resetování při zapnutí nebo vypnutím pinu RESET na nízkou úroveň po dobu alespoň 10 µs.ADIN2111 obsahuje na tomto kolíku deglitch obvod pro potlačení pulsů kratších než 1 µs.Když je pin RESET deaktivován, všechny vstupně/výstupní (I/O) piny zůstanou ve třístavovém režimu, hardwarové konfigurační piny jsou zablokovány a I/O piny jsou nakonfigurovány do svého funkčního režimu.Obvod krystalového oscilátoru je aktivován, když jsou všechny externí a interní zdroje napájení platné a stabilní.Poté, co se krystal spustí a stabilizuje, je aktivována smyčka fázového závěsu (PLL).Po prodlevě 90 ms (max) po deaktivaci pinu RESET se aktivují všechny vnitřní hodiny, vnitřní logika je uvolněna z resetu a všechny interní registry SPI, PHY 1 a PHY 2 jsou přístupné z SPI.Hodinový výstup CLK25_REF je udržován na nízké úrovni, když je pin RESET snížen na nízkou hodnotu a zůstává nízký po dobu 70 ms (max.) po snížení hodnoty pinu RESET.
Veškerý výše uvedený obsah je veškerý úvod, který tentokrát přinesl editor.Chcete-li se o něm dozvědět více, můžete jej prozkoumat na našich webových stránkách nebo na Baidu a Google.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Web Google:https://www.hdv-fiber.com/
HDV Factory Link:https://youtu.be/xpIZK8Zm4Og