Przełącznik ethernetowy ADI ADIN2111 będzie głównym przedmiotem wprowadzenia poniższej treści.Poprzez ten artykuł redaktor ma nadzieję, że każdy może mieć pewną wiedzę i zrozumienie związanej z nim sytuacji i informacji.Szczegóły są następujące.
ADIN2111 to przełącznik z dwoma portami Ethernet o niskim poborze mocy i niskiej złożoności, który integruje port 10BASE-T1L PHY i port szeregowego interfejsu peryferyjnego (SPI).Urządzenie wykorzystuje węzeł o niskim poborze mocy do zastosowań Industrial Ethernet i jest zgodne ze standardem IEEE® 802.3cg-2019™ Ethernet dla dużych odległości 10 Mbps Single Pair Ethernet (SPE).Przełącznik (cut-through lub store-and-forward) obsługuje wiele konfiguracji okablowania między dwoma portami Ethernet a portem hosta SPI, zapewniając elastyczne rozwiązanie dla topologii sieci liniowej, łańcuchowej lub pierścieniowej.
ADIN2111 obsługuje do 1700 metrów zasięgu kabla przy bardzo niskim poborze mocy 77 mW.Dwa rdzenie PHY obsługują pracę 1,0 V pp i 2,4 V pp zgodnie z definicją w standardzie IEEE 802.3cg i mogą być zasilane z pojedynczej szyny zasilającej 1,8 V lub 3,3 V.ADIN2111 jest dostępny w konfiguracji niezarządzanej, w której urządzenie automatycznie przekazuje ruch między dwoma portami Ethernet.
Urządzenie integruje przełącznik, dwa rdzenie warstwy fizycznej Ethernet (PHY) z interfejsami kontroli dostępu do mediów (MAC) oraz wszystkie powiązane obwody analogowe, wejściowe i wyjściowe urządzenia buforujące zegar.Urządzenie zawiera również wewnętrzne kolejki buforowe, rejestry SPI i podsystemu oraz logikę sterowania do zarządzania resetowaniem i sterowaniem zegarem oraz konfiguracją pinów sprzętowych.
ADIN2111 integruje obwody monitorujące napięcie zasilania i obwody po zerowaniu zasilania (POR), aby poprawić odporność na poziomie systemu.4-przewodowy SPI używany do komunikacji z hostem może być skonfigurowany jako OPEN Alliance SPI lub Generic SPI.Oba tryby obsługują opcjonalną ochronę danych lub cykliczną kontrolę nadmiarową (CRC).
Każda warstwa PHY ADIN2111 może być również skonfigurowana do generowania przerwania sprzętowego po resecie sprzętowym (pin RESET wyciągnięty w dół) przez ustawienie bitu CRSM_HRD_RST_IRQ_EN w odpowiednim rejestrze maski przerwań systemu PHY (CRSM_IRQ_MASK).Chociaż obie warstwy PHY mogą być używane do generowania przerwań sprzętowych, do tego celu zalecana jest warstwa PHY 1.Gdy master SPI otrzyma przerwanie sprzętowe z pinu INT, bit PHYINT (odpowiednio bit P2_PHYINT) w rejestrze stanu 0 (odpowiednio rejestr stanu 1) również jest ustawiany na 1, powiadamiając o przerwaniu z PHY 1 (odpowiednio PHY 2) .Źródło przerwania może być następnie sprawdzone przy użyciu bitu CRSM_HRD_RST_IRQ_LH w odpowiednim Rejestrze Statusu Przerwania Systemu PHY (CRSM_IRQ_STATUS).
W celu weryfikacji systemu przy użyciu zewnętrznego kontrolera hosta, każda warstwa PHY ADIN2111 może zostać poproszona o wygenerowanie przerwania sprzętowego na pinie INT przy użyciu bitu CRSM_SW_IRQ_REQ w rejestrze masek przerwań systemu (CRSM_IRQ_MASK).Chociaż obie warstwy PHY mogą być używane do generowania przerwań sprzętowych, do tego celu zalecana jest warstwa PHY 1.Gdy master SPI otrzyma przerwanie sprzętowe z pinu INT, bit PHYINT (odpowiednio bit P2_PHYINT) w rejestrze stanu 0 (odpowiednio rejestr stanu 1) również jest ustawiany na 1, powiadamiając o przerwaniu z PHY 1 (odpowiednio PHY 2) .Źródło przerwania może być następnie sprawdzone przy użyciu bitu CRSM_SW_IRQ_LH w odpowiednim Rejestrze Statusu Przerwania Systemu PHY (CRSM_IRQ_STATUS).
Każdy ADIN2111 PHY może również generować przerwanie błędu systemowego.Flagi przerwań znajdują się w sekcji zarezerwowanych bitów odpowiedniego rejestru stanu przerwania systemu PHY (CRSM_IRQ_STATUS).Rejestr maski przerwań systemowych (CRSM_IRQ_MASK) musi być skonfigurowany na odpowiedniej warstwie PHY, aby umożliwić przerwania błędów systemowych.Patrz Tabela 212, aby uzyskać szczegółowe informacje na temat maskowania przerwań.ADIN2111 musi przejść reset sprzętowy, aby odzyskać od przerwania błędu systemowego z jednego z dwóch PHY (zarezerwowany bit CRSM_IRQ_STATUS odczytuje 1 na odpowiedniej PHY).
ADIN2111 zawiera obwód monitorowania zasilania, aby upewnić się, że układ ma odpowiednie napięcie zasilania przed zainicjowaniem sekwencji uruchamiania.Podczas włączania ADIN2111 pozostaje w stanie resetu sprzętowego, dopóki każde źródło nie przekroczy swojego minimalnego progu wzrostu, a zasilanie zostanie uznane za dobre.
Reset sprzętowy jest inicjowany przez obwód resetowania przy włączeniu zasilania lub przez ustawienie styku RESET w stanie niskim przez co najmniej 10 µs.ADIN2111 zawiera obwód deglitch na tym styku, aby odrzucać impulsy krótsze niż 1 µs.Gdy pin RESET jest zwolniony, wszystkie piny wejścia/wyjścia (I/O) pozostają w trybie trójstanowym, piny konfiguracji sprzętowej są zablokowane, a piny I/O są skonfigurowane do trybu funkcjonalnego.Obwód oscylatora kwarcowego jest włączony, gdy wszystkie zewnętrzne i wewnętrzne zasilacze są prawidłowe i stabilne.Po uruchomieniu kryształu i ustabilizowaniu się, pętla synchronizacji fazowej (PLL) jest włączona.Po opóźnieniu 90 ms (maks.) po odłączeniu pinu RESET wszystkie wewnętrzne zegary są aktywowane, wewnętrzna logika jest zwalniana z resetu, a wszystkie wewnętrzne rejestry SPI, PHY 1 i PHY 2 są dostępne z SPI.Wyjście zegara CLK25_REF jest utrzymywane w stanie niskim, gdy pin RESET jest niski i pozostaje niski przez 70 ms (maks.) po ustawieniu pinu RESET w stanie niskim.
Cała powyższa treść to całe wprowadzenie, które tym razem przyniósł redaktor.Jeśli chcesz dowiedzieć się więcej na ten temat, możesz zapoznać się z nim na naszej stronie internetowej lub w Baidu i Google.
https://www.smart-xlink.com/products.html
Sieć: www.hdv-tech.com <https://hdv-tech.pl.alibaba.com>
Witryna Google:https://www.hdv-fiber.com/
Łącze fabryczne HDV:https://youtu.be/xpIZK8Zm4Og