ADI ADIN2111 イーサネット スイッチは、以下のコンテンツの主な紹介対象になります。編集者は、この記事を通じて、関連する状況と情報について、誰もがある程度の知識と理解を得ることができることを願っています.詳細は以下の通りです。
ADIN2111 は、10BASE-T1L PHY とシリアル ペリフェラル インターフェイス (SPI) ポートを統合した、低電力、低複雑性のデュアル イーサネット ポート スイッチです。このデバイスは、産業用イーサネット アプリケーション向けの低電力制約ノードを使用し、長距離 10 Mbps シングル ペア イーサネット (SPE) の IEEE® 802.3cg-2019™ イーサネット規格に準拠しています。このスイッチ (カットスルーまたはストア アンド フォワード) は、2 つのイーサネット ポートと SPI ホスト ポート間の複数のケーブル接続構成をサポートし、ライン、デイジー チェーン、またはリング ネットワーク トポロジに柔軟なソリューションを提供します。
ADIN2111 は、77 mW の超低消費電力で最大 1700 メートルのケーブル距離をサポートします。2 つの PHY コアは、IEEE 802.3cg 規格で定義されている 1.0 V pp および 2.4 V pp の動作をサポートし、単一の 1.8 V または 3.3 V 電源レールから給電できます。ADIN2111 は、デバイスが 2 つのイーサネット ポート間でトラフィックを自動的に転送する非管理構成で利用できます。
このデバイスは、スイッチ、メディア アクセス制御 (MAC) インターフェイスを備えた 2 つのイーサネット物理層 (PHY) コア、および関連するすべてのアナログ回路、入出力クロック バッファリング デバイスを統合しています。このデバイスには、内部バッファ キュー、SPI およびサブシステム レジスタ、およびリセットとクロック制御とハードウェア ピン構成を管理するための制御ロジックも含まれています。
ADIN2111 は、システム レベルの堅牢性を向上させるために、電源監視回路とパワーオン リセット (POR) 回路を統合しています。ホストとの通信に使用される 4 線式 SPI は、OPEN Alliance SPI または Generic SPI として構成できます。どちらのモードも、オプションのデータ保護または巡回冗長検査 (CRC) をサポートしています。
ADIN2111 の各 PHY は、対応する PHY のシステム割り込みマスク レジスタ (CRSM_IRQ_MASK) の CRSM_HRD_RST_IRQ_EN ビットを設定することにより、ハードウェア リセット (RESET ピンを Low にプル) 後にハードウェア割り込みを生成するように構成することもできます。両方の PHY を使用してハードウェア割り込みを生成できますが、この目的には PHY 1 をお勧めします。SPI マスターが INT ピンからハードウェア割り込みを受信した後、ステータス レジスタ 0 (それぞれ、ステータス レジスタ 1) の PHYINT ビット (それぞれ、P2_PHYINT ビット) も 1 に設定され、PHY 1 (それぞれ、PHY 2) .割り込みのソースは、対応する PHY のシステム割り込みステータス レジスタ (CRSM_IRQ_STATUS) の CRSM_HRD_RST_IRQ_LH ビットを使用して確認できます。
外部ホスト コントローラを使用したシステム検証の場合、ADIN2111 の各 PHY は、システム割り込みマスク レジスタ (CRSM_IRQ_MASK) の CRSM_SW_IRQ_REQ ビットを使用して、INT ピンでハードウェア割り込みを生成するように要求できます。両方の PHY を使用してハードウェア割り込みを生成できますが、この目的には PHY 1 をお勧めします。SPI マスターが INT ピンからハードウェア割り込みを受信した後、ステータス レジスタ 0 (それぞれ、ステータス レジスタ 1) の PHYINT ビット (それぞれ、P2_PHYINT ビット) も 1 に設定され、PHY 1 (それぞれ、PHY 2) .割り込みのソースは、対応する PHY のシステム割り込みステータス レジスタ (CRSM_IRQ_STATUS) の CRSM_SW_IRQ_LH ビットを使用して確認できます。
各 ADIN2111 PHY は、システム エラー割り込みも生成できます。割り込みフラグは、対応する PHY のシステム割り込みステータス レジスタ (CRSM_IRQ_STATUS) の予約済みビット セクションにあります。システム エラー割り込みを有効にするには、対応する PHY でシステム割り込みマスク レジスタ (CRSM_IRQ_MASK) を設定する必要があります。割り込みマスキングの詳細については、表 212 を参照してください。ADIN2111 は、2 つの PHY の 1 つからのシステム エラー割り込みから回復するために、ハードウェア リセットを受ける必要があります (それぞれの PHY で CRSM_IRQ_STATUS 予約ビットが 1 を読み取ります)。
ADIN2111 には、パワーアップ・シーケンスを開始する前にチップに適切な電圧が供給されていることを確認するための電源監視回路が含まれています。パワーアップ中、ADIN2111 は、各電源がその最小立ち上がりスレッショルドを超えて電源が正常であると見なされるまで、ハードウェア リセット状態のままになります。
ハードウェア リセットは、パワーオン リセット回路によって、または RESET ピンを 10 µs 以上 Low に駆動することによって開始されます。ADIN2111 は、このピンにデグリッチ回路を備えており、1 µs より短いパルスを除去します。RESET ピンがデアサートされると、すべての入出力 (I/O) ピンはトライステート モードのままになり、ハードウェア コンフィギュレーション ピンはラッチされ、I/O ピンは機能モードに設定されます。すべての外部および内部電源が有効で安定している場合、水晶発振回路が有効になります。水晶振動子が起動して安定すると、フェーズロック ループ (PLL) が有効になります。RESET ピンがデアサートされてから 90 ms (最大) の遅延の後、すべての内部クロックがアサートされ、内部ロジックがリセットから解放され、すべての内部 SPI、PHY 1 および PHY 2 レジスタが SPI からアクセス可能になります。CLK25_REF クロック出力は、RESET ピンが Low になると Low に保持され、RESET ピンが Low になってから 70 ms (最大) の間 Low のままになります。
以上の内容はすべて今回編集者が持ってきた紹介です。詳細については、当社の Web サイトまたは Baidu と Google をご覧ください。
https://www.smart-xlink.com/products.html
ウェブ： www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google ウェブサイト:https://www.hdv-fiber.com/
HDV ファクトリー リンク:https://youtu.be/xpIZK8Zm4Og