ADI ADIN2111 Ethernet-switch zal het belangrijkste introductieobject zijn van de volgende inhoud.Door dit artikel hoopt de redacteur dat iedereen enige kennis en begrip kan hebben van de gerelateerde situatie en informatie.De details zijn als volgt.
De ADIN2111 is een low-power, lage complexiteit, dubbele Ethernet-poortschakelaar die een 10BASE-T1L PHY en een Serial Peripheral Interface (SPI)-poort integreert.Het apparaat gebruikt een node met laag vermogen voor industriële Ethernet-toepassingen en voldoet aan de IEEE® 802.3cg-2019™ Ethernet-standaard voor lange afstand 10 Mbps Single Pair Ethernet (SPE).De switch (cut-through of store-and-forward) ondersteunt meerdere bekabelingsconfiguraties tussen de twee Ethernet-poorten en de SPI-hostpoort, wat een flexibele oplossing biedt voor lijn-, doorlus- of ringnetwerktopologieën.
De ADIN2111 ondersteunt tot 1700 meter kabelbereik met een ultralaag stroomverbruik van 77 mW.De twee PHY-kernen ondersteunen 1,0 V pp en 2,4 V pp-werking zoals gedefinieerd in de IEEE 802.3cg-standaard en kunnen worden gevoed via een enkele 1,8 V- of 3,3 V-voedingsrail.De ADIN2111 is beschikbaar in een onbeheerde configuratie waarbij het apparaat automatisch verkeer tussen twee Ethernet-poorten doorstuurt.
Het apparaat integreert een switch, twee Ethernet Physical Layer (PHY) cores met Media Access Control (MAC) interfaces, en alle bijbehorende analoge circuits, input en output klokbuffering apparaten.Het apparaat bevat ook interne bufferwachtrijen, SPI- en subsysteemregisters en besturingslogica om reset- en klokbesturing en hardware-pinconfiguratie te beheren.
De ADIN2111 integreert bewakingscircuits voor de voedingsspanning en power-on-reset (POR) circuits voor verbeterde robuustheid op systeemniveau.De 4-draads SPI die wordt gebruikt om met de host te communiceren, kan worden geconfigureerd als OPEN Alliance SPI of Generic SPI.Beide modi ondersteunen optionele gegevensbescherming of Cyclic Redundancy Check (CRC).
Elke PHY van de ADIN2111 kan ook worden geconfigureerd om een hardware-interrupt te genereren na een hardware-reset (RESET-pin laag getrokken) door de CRSM_HRD_RST_IRQ_EN bit in te stellen in het corresponderende PHY's System Interrupt Mask Register (CRSM_IRQ_MASK).Hoewel beide PHY's kunnen worden gebruikt om hardware-interrupts te genereren, wordt PHY 1 voor dit doel aanbevolen.Nadat de SPI-master een hardware-interrupt van de INT-pin heeft ontvangen, wordt de PHYINT-bit (respectievelijk de P2_PHYINT-bit) op statusregister 0 (respectievelijk statusregister 1) ook ingesteld op 1, waarbij de interrupt van PHY 1 (respectievelijk PHY 2) .De bron van de onderbreking kan dan worden gecontroleerd met behulp van de CRSM_HRD_RST_IRQ_LH-bit in het overeenkomstige PHY's systeemonderbrekingsstatusregister (CRSM_IRQ_STATUS).
Voor systeemverificatie met behulp van een externe hostcontroller kan aan elke PHY van de ADIN2111 worden gevraagd om een hardware-interrupt op de INT-pin te genereren met behulp van de CRSM_SW_IRQ_REQ-bit in het System Interrupt Mask Register (CRSM_IRQ_MASK).Hoewel beide PHY's kunnen worden gebruikt om hardware-interrupts te genereren, wordt PHY 1 voor dit doel aanbevolen.Nadat de SPI-master een hardware-interrupt van de INT-pin heeft ontvangen, wordt de PHYINT-bit (respectievelijk de P2_PHYINT-bit) in statusregister 0 (respectievelijk statusregister 1) ook ingesteld op 1, waarbij de interrupt van PHY 1 (respectievelijk PHY 2) .De bron van de onderbreking kan dan worden gecontroleerd met behulp van de CRSM_SW_IRQ_LH-bit in het overeenkomstige PHY's systeemonderbrekingsstatusregister (CRSM_IRQ_STATUS).
Elke ADIN2111 PHY kan ook een systeemfout-interrupt genereren.De interruptvlaggen bevinden zich in de gereserveerde bits-sectie van het corresponderende PHY's System Interrupt Status Register (CRSM_IRQ_STATUS).Het systeemonderbrekingsmaskerregister (CRSM_IRQ_MASK) moet worden geconfigureerd op de overeenkomstige PHY om onderbrekingen door systeemfouten mogelijk te maken.Zie Tabel 212 voor details over interruptmaskering.De ADIN2111 moet een hardware-reset ondergaan om te herstellen van een systeemfoutonderbreking van een van de twee PHY's (de CRSM_IRQ_STATUS gereserveerde bit leest 1 op de respectieve PHY).
De ADIN2111 bevat een voedingsbewakingscircuit om ervoor te zorgen dat de chip de juiste voedingsspanning heeft voordat de opstartprocedure wordt gestart.Tijdens het opstarten blijft de ADIN2111 in een hardwareresetstatus totdat elke voeding de minimale stijgende drempel overschrijdt en de voeding als goed wordt beschouwd.
Een hardwarereset wordt gestart door het power-on-resetcircuit of door de RESET-pin minimaal 10 µs laag te houden.De ADIN2111 bevat een deglitch-schakeling op deze pin om pulsen korter dan 1 µs te weigeren.Wanneer de RESET-pin gedeactiveerd is, blijven alle input/output (I/O)-pinnen in de driestandenmodus, zijn de hardwareconfiguratiepinnen vergrendeld en worden de I/O-pinnen geconfigureerd in hun functionele modus.Het kristaloscillatorcircuit wordt ingeschakeld wanneer alle externe en interne voedingen geldig en stabiel zijn.Nadat het kristal is gestart en gestabiliseerd, wordt de fasevergrendelde lus (PLL) ingeschakeld.Na een vertraging van 90 ms (max.) nadat de RESET-pin is gedeactiveerd, worden alle interne klokken bevestigd, wordt de interne logica vrijgegeven van reset en zijn alle interne SPI-, PHY 1- en PHY 2-registers toegankelijk vanaf de SPI.De CLK25_REF-klokuitgang wordt laag gehouden wanneer de RESET-pin laag wordt gemaakt en blijft laag gedurende 70 ms (max) nadat de RESET-pin laag is gezet.
Alle bovenstaande inhoud is deze keer de introductie van de redacteur.Als u er meer over wilt weten, kunt u het op onze website of op Baidu en Google verkennen.
https://www.smart-xlink.com/products.html
Web: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google-website:https://www.hdv-fiber.com/
HDV-fabriekslink:https://youtu.be/xpIZK8Zm4Og