ADI ADIN2111 ઈથરનેટ સ્વીચ નીચેની સામગ્રીનો મુખ્ય પરિચય પદાર્થ હશે.આ લેખ દ્વારા, સંપાદક આશા રાખે છે કે દરેકને તેની સંબંધિત પરિસ્થિતિ અને માહિતી વિશે થોડું જ્ઞાન અને સમજ હશે.જેની વિગતો નીચે મુજબ છે.
ADIN2111 એ ઓછી શક્તિ, ઓછી જટિલતા, ડ્યુઅલ ઇથરનેટ પોર્ટ સ્વિચ છે જે 10BASE-T1L PHY અને સીરીયલ પેરિફેરલ ઇન્ટરફેસ (SPI) પોર્ટને એકીકૃત કરે છે.ઉપકરણ ઔદ્યોગિક ઈથરનેટ એપ્લીકેશનો માટે ઓછી શક્તિવાળા પ્રતિબંધિત નોડનો ઉપયોગ કરે છે અને લાંબા અંતર 10 Mbps સિંગલ પેર ઈથરનેટ (SPE) માટે IEEE® 802.3cg-2019™ ઈથરનેટ સ્ટાન્ડર્ડ સાથે સુસંગત છે.સ્વીચ (કટ-થ્રુ અથવા સ્ટોર-એન્ડ-ફોરવર્ડ) બે ઇથરનેટ પોર્ટ અને SPI હોસ્ટ પોર્ટ વચ્ચે બહુવિધ કેબલિંગ કન્ફિગરેશનને સપોર્ટ કરે છે, જે લાઇન, ડેઝી-ચેન અથવા રિંગ નેટવર્ક ટોપોલોજી માટે લવચીક ઉકેલ પૂરો પાડે છે.
ADIN2111 77 mW ના અલ્ટ્રા-લો પાવર વપરાશ સાથે 1700 મીટર સુધીની કેબલ પહોંચને સપોર્ટ કરે છે.બે PHY કોરો IEEE 802.3cg સ્ટાન્ડર્ડમાં વ્યાખ્યાયિત કર્યા મુજબ 1.0 V pp અને 2.4 V pp ઑપરેશનને સપોર્ટ કરે છે અને એક જ 1.8 V અથવા 3.3 V સપ્લાય રેલથી સંચાલિત થઈ શકે છે.ADIN2111 અવ્યવસ્થિત ગોઠવણીમાં ઉપલબ્ધ છે જ્યાં ઉપકરણ આપમેળે ટ્રાફિકને બે ઈથરનેટ પોર્ટ વચ્ચે ફોરવર્ડ કરે છે.
ઉપકરણ એક સ્વીચ, મીડિયા એક્સેસ કંટ્રોલ (MAC) ઈન્ટરફેસ સાથે બે ઈથરનેટ ફિઝિકલ લેયર (PHY) કોરો અને તમામ સંકળાયેલ એનાલોગ સર્કિટરી, ઇનપુટ અને આઉટપુટ ઘડિયાળ બફરિંગ ઉપકરણોને એકીકૃત કરે છે.ઉપકરણમાં આંતરિક બફર કતાર, SPI અને સબસિસ્ટમ રજિસ્ટર અને રીસેટ અને ઘડિયાળ નિયંત્રણ અને હાર્ડવેર પિન ગોઠવણીનું સંચાલન કરવા માટે નિયંત્રણ તર્કનો પણ સમાવેશ થાય છે.
ADIN2111 સુધારેલ સિસ્ટમ-સ્તરની મજબૂતાઈ માટે વોલ્ટેજ સપ્લાય મોનિટરિંગ સર્કિટરી અને પાવર-ઓન-રીસેટ (POR) સર્કિટરીને એકીકૃત કરે છે.યજમાન સાથે વાતચીત કરવા માટે વપરાતા 4-વાયર SPI ને OPEN Alliance SPI અથવા Generic SPI તરીકે ગોઠવી શકાય છે.બંને મોડ્સ વૈકલ્પિક ડેટા પ્રોટેક્શન અથવા સાયક્લિક રીડન્ડન્સી ચેક (CRC) ને સપોર્ટ કરે છે.
ADIN2111 ની દરેક PHY ને સંબંધિત PHY ના સિસ્ટમ ઈન્ટરપ્ટ માસ્ક રજીસ્ટર (CRSM_IRQ_MASK) માં CRSM_HRD_RST_IRQ_EN બીટ સેટ કરીને હાર્ડવેર રીસેટ (રીસેટ પિન નીચું ખેંચાય છે) પછી હાર્ડવેર વિક્ષેપ જનરેટ કરવા માટે પણ ગોઠવી શકાય છે.જો કે બંને PHY નો ઉપયોગ હાર્ડવેર વિક્ષેપો જનરેટ કરવા માટે થઈ શકે છે, આ હેતુ માટે PHY 1 ની ભલામણ કરવામાં આવે છે.SPI માસ્ટરને INT પિનમાંથી હાર્ડવેર વિક્ષેપ પ્રાપ્ત થયા પછી, સ્ટેટસ રજિસ્ટર 0 (અનુક્રમે, સ્ટેટસ રજિસ્ટર 1) પર PHYINT બીટ (અનુક્રમે, P2_PHYINT બીટ) પણ 1 પર સેટ છે, જે PHY 1 (અનુક્રમે, PHY) માંથી વિક્ષેપને સૂચિત કરે છે. 2).વિક્ષેપના સ્ત્રોતને અનુરૂપ PHY ના સિસ્ટમ ઇન્ટરપ્ટ સ્ટેટસ રજીસ્ટર (CRSM_IRQ_STATUS) માં CRSM_HRD_RST_IRQ_LH બીટનો ઉપયોગ કરીને તપાસી શકાય છે.
બાહ્ય હોસ્ટ કંટ્રોલરનો ઉપયોગ કરીને સિસ્ટમ વેરિફિકેશન માટે, ADIN2111 ના દરેક PHY ને સિસ્ટમ ઈન્ટરપ્ટ માસ્ક રજિસ્ટર (CRSM_IRQ_MASK) માં CRSM_SW_IRQ_REQ બીટનો ઉપયોગ કરીને INT પિન પર હાર્ડવેર વિક્ષેપ જનરેટ કરવા વિનંતી કરી શકાય છે.જો કે બંને PHY નો ઉપયોગ હાર્ડવેર વિક્ષેપો જનરેટ કરવા માટે થઈ શકે છે, આ હેતુ માટે PHY 1 ની ભલામણ કરવામાં આવે છે.SPI માસ્ટરને INT પિનમાંથી હાર્ડવેર વિક્ષેપ પ્રાપ્ત થયા પછી, સ્ટેટસ રજિસ્ટર 0 (અનુક્રમે, સ્ટેટસ રજિસ્ટર 1) માં PHYINT બીટ (અનુક્રમે, P2_PHYINT બીટ) પણ 1 પર સેટ છે, જે PHY 1 (અનુક્રમે, PHY) માંથી વિક્ષેપને સૂચિત કરે છે. 2).વિક્ષેપનો સ્ત્રોત પછી અનુરૂપ PHY ના સિસ્ટમ ઇન્ટરપ્ટ સ્ટેટસ રજીસ્ટર (CRSM_IRQ_STATUS) માં CRSM_SW_IRQ_LH બીટનો ઉપયોગ કરીને તપાસી શકાય છે.
દરેક ADIN2111 PHY સિસ્ટમ એરર ઇન્ટરપ્ટ પણ જનરેટ કરી શકે છે.ઇન્ટરપ્ટ ફ્લેગ્સ સંબંધિત PHY ના સિસ્ટમ ઇન્ટરપ્ટ સ્ટેટસ રજિસ્ટર (CRSM_IRQ_STATUS) ના આરક્ષિત બિટ્સ વિભાગમાં સ્થિત છે.સિસ્ટમ એરર ઇન્ટરપ્ટ્સને સક્ષમ કરવા માટે સિસ્ટમ ઇન્ટરપ્ટ માસ્ક રજિસ્ટર (CRSM_IRQ_MASK) અનુરૂપ PHY પર ગોઠવેલું હોવું આવશ્યક છે.ઇન્ટરપ્ટ માસ્કીંગ પર વિગતો માટે કોષ્ટક 212 જુઓ.ADIN2111 એ બે PHY (CRSM_IRQ_STATUS આરક્ષિત બીટ સંબંધિત PHY પર 1 વાંચે છે) માંથી એક સિસ્ટમ ભૂલ વિક્ષેપમાંથી પુનઃપ્રાપ્ત કરવા માટે હાર્ડવેર રીસેટમાંથી પસાર થવું આવશ્યક છે.
ADIN2111 પાવર-અપ સિક્વન્સ શરૂ કરતા પહેલા ચિપમાં યોગ્ય વોલ્ટેજ સપ્લાય છે તેની ખાતરી કરવા માટે પાવર સપ્લાય મોનિટરિંગ સર્કિટનો સમાવેશ થાય છે.પાવર-અપ દરમિયાન, ADIN2111 હાર્ડવેર રીસેટ સ્થિતિમાં રહે છે જ્યાં સુધી દરેક સપ્લાય તેની ન્યૂનતમ વધતી થ્રેશોલ્ડને ઓળંગી ન જાય અને પુરવઠો સારો માનવામાં ન આવે.
પાવર-ઓન રીસેટ સર્કિટ દ્વારા અથવા ઓછામાં ઓછા 10 µs માટે RESET પિનને નીચા ચલાવીને હાર્ડવેર રીસેટની શરૂઆત કરવામાં આવે છે.ADIN2111 માં 1 µs કરતાં ટૂંકા કઠોળને નકારવા માટે આ પિન પર ડિગ્લિચ સર્કિટનો સમાવેશ થાય છે.જ્યારે RESET પિન ડિસેર્ટ કરવામાં આવે છે, ત્યારે તમામ ઇનપુટ/આઉટપુટ (I/O) પિન ટ્રાઇ-સ્ટેટ મોડમાં રહે છે, હાર્ડવેર કન્ફિગરેશન પિન લૅચ કરવામાં આવે છે, અને I/O પિન તેમના ફંક્શનલ મોડમાં ગોઠવવામાં આવે છે.જ્યારે તમામ બાહ્ય અને આંતરિક વીજ પુરવઠો માન્ય અને સ્થિર હોય ત્યારે ક્રિસ્ટલ ઓસિલેટર સર્કિટ સક્ષમ હોય છે.ક્રિસ્ટલ શરૂ થાય અને સ્થિર થાય તે પછી, ફેઝ-લોક્ડ લૂપ (PLL) સક્ષમ થાય છે.RESET પિન કાઢી નાખવામાં આવ્યા પછી 90 ms (મહત્તમ) ના વિલંબ પછી, તમામ આંતરિક ઘડિયાળો પર ભાર મૂકવામાં આવે છે, આંતરિક તર્ક રીસેટમાંથી મુક્ત થાય છે, અને તમામ આંતરિક SPI, PHY 1 અને PHY 2 રજિસ્ટર SPIમાંથી ઍક્સેસિબલ છે.જ્યારે RESET પિન ઓછી લેવામાં આવે ત્યારે CLK25_REF ઘડિયાળનું આઉટપુટ નીચું રાખવામાં આવે છે અને RESET પિનને નીચી લેવામાં આવે તે પછી 70 ms (મહત્તમ) સુધી નીચું રહે છે.
ઉપરોક્ત તમામ સામગ્રી આ વખતે સંપાદક દ્વારા લાવવામાં આવેલ પરિચય છે.જો તમે તેના વિશે વધુ જાણવા માગો છો, તો તમે અમારી વેબસાઇટ અથવા Baidu અને Google પર તેનું અન્વેષણ કરવા માગો છો.
https://www.smart-xlink.com/products.html
વેબ: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google વેબસાઇટ:https://www.hdv-fiber.com/
HDV ફેક્ટરી લિંક:https://youtu.be/xpIZK8Zm4Og