ADI ADIN2111 इथरनेट स्विच निम्न सामग्रीको मुख्य परिचय वस्तु हुनेछ।यस लेखको माध्यमबाट सम्पादकले यससँग सम्बन्धित अवस्था र जानकारीको बारेमा सबैलाई केही ज्ञान र समझ प्राप्त गर्न सक्ने आशा छ।विवरण यस प्रकार छ।
ADIN2111 एक कम पावर, कम जटिलता, डुअल इथरनेट पोर्ट स्विच हो जसले 10BASE-T1L PHY र एक सिरियल पेरिफेरल इन्टरफेस (SPI) पोर्टलाई एकीकृत गर्दछ।उपकरणले औद्योगिक इथरनेट अनुप्रयोगहरूको लागि कम पावर सीमित नोड प्रयोग गर्दछ र IEEE® 802.3cg-2019™ लामो दूरीको 10 Mbps एकल जोडी इथरनेट (SPE) को लागि इथरनेट मानक अनुरूप छ।स्विच (कट-थ्रु वा स्टोर-एन्ड-फर्वार्ड) ले दुई इथरनेट पोर्टहरू र SPI होस्ट पोर्टहरू बीचको बहु केबलिङ कन्फिगरेसनहरूलाई समर्थन गर्दछ, लाइन, डेजी-चेन वा रिङ नेटवर्क टोपोलोजीहरूको लागि लचिलो समाधान प्रदान गर्दछ।
ADIN2111 ले 77 मेगावाटको अल्ट्रा-लो पावर खपतको साथ 1700 मिटर केबल पहुँचलाई समर्थन गर्दछ।दुई PHY कोरहरूले IEEE 802.3cg मानकमा परिभाषित गरिए अनुसार 1.0 V pp र 2.4 V pp सञ्चालनलाई समर्थन गर्दछ र एकल 1.8 V वा 3.3 V आपूर्ति रेलबाट संचालित गर्न सकिन्छ।ADIN2111 एक अव्यवस्थित कन्फिगरेसनमा उपलब्ध छ जहाँ उपकरणले स्वचालित रूपमा दुई इथरनेट पोर्टहरू बीच ट्राफिक फर्वार्ड गर्छ।
यन्त्रले एक स्विच, मिडिया पहुँच नियन्त्रण (MAC) इन्टरफेसहरूसँग दुई इथरनेट भौतिक तह (PHY) कोरहरू, र सबै सम्बन्धित एनालग सर्किटरी, इनपुट र आउटपुट घडी बफरिङ उपकरणहरू एकीकृत गर्दछ।उपकरणले आन्तरिक बफर लामहरू, SPI र सबसिस्टम दर्ताहरू, र रिसेट र घडी नियन्त्रण र हार्डवेयर पिन कन्फिगरेसन व्यवस्थापन गर्न नियन्त्रण तर्कहरू पनि समावेश गर्दछ।
ADIN2111 ले सुधारिएको प्रणाली-स्तर बलियोताको लागि भोल्टेज आपूर्ति निगरानी सर्किटरी र पावर-अन-रिसेट (POR) सर्किटरीलाई एकीकृत गर्दछ।होस्टसँग सञ्चार गर्न प्रयोग गरिने 4-तार SPI लाई OPEN Alliance SPI वा जेनेरिक SPI को रूपमा कन्फिगर गर्न सकिन्छ।दुबै मोडहरूले वैकल्पिक डेटा सुरक्षा वा चक्रीय रिडन्डन्सी जाँच (CRC) समर्थन गर्दछ।
ADIN2111 को प्रत्येक PHY लाई सम्बन्धित PHY को सिस्टम इंटरप्ट मास्क रेजिस्टर (CRSM_IRQ_MASK) मा CRSM_HRD_RST_IRQ_EN बिट सेट गरेर हार्डवेयर रिसेट (RESET पिन कम तानिएको) पछि हार्डवेयर अवरोध उत्पन्न गर्न कन्फिगर गर्न सकिन्छ।यद्यपि दुबै PHY हरू हार्डवेयर अवरोधहरू उत्पन्न गर्न प्रयोग गर्न सकिन्छ, यस उद्देश्यको लागि PHY 1 सिफारिस गरिएको छ।SPI मास्टरले INT पिनबाट हार्डवेयर अवरोध प्राप्त गरेपछि, स्थिति दर्ता 0 (क्रमशः स्थिति दर्ता 1) मा PHYINT बिट (क्रमशः, P2_PHYINT बिट) लाई पनि 1 मा सेट गरिएको छ, PHY 1 (क्रमशः, PHY) बाट अवरोध सूचित गर्दै। २)।अवरोधको स्रोतलाई CRSM_HRD_RST_IRQ_LH बिट प्रयोग गरेर सम्बन्धित PHY को प्रणाली अवरोध स्थिति दर्ता (CRSM_IRQ_STATUS) मा जाँच गर्न सकिन्छ।
बाह्य होस्ट नियन्त्रक प्रयोग गरेर प्रणाली प्रमाणिकरणको लागि, ADIN2111 को प्रत्येक PHY लाई प्रणाली अवरोध मास्क दर्ता (CRSM_IRQ_MASK) मा CRSM_SW_IRQ_REQ बिट प्रयोग गरेर INT पिनमा हार्डवेयर अवरोध उत्पन्न गर्न अनुरोध गर्न सकिन्छ।यद्यपि दुबै PHY हरू हार्डवेयर अवरोधहरू उत्पन्न गर्न प्रयोग गर्न सकिन्छ, यस उद्देश्यको लागि PHY 1 सिफारिस गरिएको छ।SPI मास्टरले INT pin बाट हार्डवेयर अवरोध प्राप्त गरेपछि, PHYINT बिट (क्रमशः, P2_PHYINT बिट) स्थिति दर्ता 0 (क्रमशः स्थिति दर्ता 1) मा 1 मा सेट गरिएको छ, PHY 1 (क्रमशः, PHY) बाट अवरोध सूचित गर्दै २)।अवरोधको स्रोतलाई CRSM_SW_IRQ_LH बिट प्रयोग गरेर सम्बन्धित PHY को प्रणाली अवरोध स्थिति दर्ता (CRSM_IRQ_STATUS) मा जाँच गर्न सकिन्छ।
प्रत्येक ADIN2111 PHY ले प्रणाली त्रुटि अवरोध उत्पन्न गर्न सक्छ।अवरोध झण्डाहरू सम्बन्धित PHY को प्रणाली अवरोध स्थिति दर्ता (CRSM_IRQ_STATUS) को आरक्षित बिट खण्डमा अवस्थित छन्।प्रणाली अवरोध मास्क दर्ता (CRSM_IRQ_MASK) प्रणाली त्रुटि अवरोधहरू सक्षम गर्नको लागि सम्बन्धित PHY मा कन्फिगर गरिएको हुनुपर्छ।अवरोध मास्किङ बारे विवरणहरूको लागि तालिका 212 हेर्नुहोस्।ADIN2111 ले दुई PHY हरू मध्ये एउटा प्रणाली त्रुटि अवरोधबाट पुन: प्राप्ति गर्नको लागि एक हार्डवेयर रिसेट गुजर्नु पर्छ (CRSM_IRQ_STATUS आरक्षित बिट सम्बन्धित PHY मा 1 पढ्छ)।
ADIN2111 ले पावर-अप अनुक्रम सुरु गर्नु अघि चिपमा उचित भोल्टेज आपूर्ति छ भनी सुनिश्चित गर्न पावर सप्लाई निगरानी सर्किट समावेश गर्दछ।पावर-अपको समयमा, ADIN2111 हार्डवेयर रिसेट अवस्थामा रहन्छ जबसम्म प्रत्येक आपूर्तिले यसको न्यूनतम बढ्दो थ्रेसहोल्ड नाघ्छ र आपूर्ति राम्रो मानिन्छ।
पावर-अन रिसेट सर्किट वा RESET पिन कम्तिमा 10 µs को लागि कम ड्राइभ गरेर हार्डवेयर रिसेट प्रारम्भ गरिन्छ।ADIN2111 ले 1 µs भन्दा छोटो पल्स अस्वीकार गर्न यस पिनमा deglitch सर्किट समावेश गर्दछ।जब RESET पिन हटाइन्छ, सबै इनपुट/आउटपुट (I/O) पिनहरू ट्राइ-स्टेट मोडमा रहन्छन्, हार्डवेयर कन्फिगरेसन पिनहरू लैच हुन्छन्, र I/O पिनहरू तिनीहरूको कार्यात्मक मोडमा कन्फिगर हुन्छन्।सबै बाह्य र आन्तरिक पावर आपूर्तिहरू मान्य र स्थिर हुँदा क्रिस्टल ओसिलेटर सर्किट सक्षम हुन्छ।क्रिस्टल सुरु भएपछि र स्थिर भएपछि, फेज-लक लूप (PLL) सक्षम हुन्छ।90 ms (अधिकतम) को ढिलाइ पछि RESET पिन हटाइए पछि, सबै आन्तरिक घडीहरू दाबी गरिन्छ, आन्तरिक तर्क रिसेटबाट रिलीज हुन्छ, र सबै आन्तरिक SPI, PHY 1 र PHY 2 दर्ताहरू SPI बाट पहुँचयोग्य हुन्छन्।CLK25_REF घडी आउटपुट कम राखिएको छ जब RESET पिन कम लिइन्छ र RESET पिन कम लिइसके पछि 70 ms (अधिकतम) को लागि कम रहन्छ।
माथिका सबै सामग्री यस पटक सम्पादकले ल्याएका सबै परिचय हुन्।यदि तपाइँ यसको बारेमा थप जान्न चाहनुहुन्छ भने, तपाइँ यसलाई हाम्रो वेबसाइट वा Baidu र Google मा अन्वेषण गर्न चाहनुहुन्छ।
https://www.smart-xlink.com/products.html
वेब: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
गुगल वेबसाइट:https://www.hdv-fiber.com/
HDV कारखाना लिङ्क:https://youtu.be/xpIZK8Zm4Og