ADI ADIN2111 Ethernet-Switch wird das Hauptvorstellungsobjekt des folgenden Inhalts sein.Durch diesen Artikel hofft der Herausgeber, dass jeder ein gewisses Wissen und Verständnis der damit verbundenen Situation und Informationen haben kann.Die Einzelheiten sind wie folgt.
Der ADIN2111 ist ein Dual-Ethernet-Port-Switch mit geringem Stromverbrauch und geringer Komplexität, der einen 10BASE-T1L-PHY- und einen SPI-Port (Serial Peripheral Interface) integriert.Das Gerät verwendet einen Low-Power-Constrained-Node für Industrial-Ethernet-Anwendungen und entspricht dem Ethernet-Standard IEEE® 802.3cg-2019™ für 10-Mbit/s-Single-Pair-Ethernet (SPE) über große Entfernungen.Der Switch (Cut-Through oder Store-and-Forward) unterstützt mehrere Verkabelungskonfigurationen zwischen den beiden Ethernet-Ports und dem SPI-Host-Port und bietet so eine flexible Lösung für Linien-, Daisy-Chain- oder Ringnetzwerktopologien.
Der ADIN2111 unterstützt eine Kabelreichweite von bis zu 1700 Metern bei einem extrem niedrigen Stromverbrauch von 77 mW.Die beiden PHY-Kerne unterstützen den Betrieb mit 1,0 V pp und 2,4 V pp, wie im IEEE 802.3cg-Standard definiert, und können von einer einzigen 1,8-V- oder 3,3-V-Versorgungsschiene gespeist werden.Der ADIN2111 ist in einer nicht verwalteten Konfiguration erhältlich, bei der das Gerät den Datenverkehr automatisch zwischen zwei Ethernet-Ports weiterleitet.
Das Gerät integriert einen Switch, zwei Ethernet-PHY-Kerne (Physical Layer) mit MAC-Schnittstellen (Media Access Control) und alle zugehörigen analogen Schaltkreise sowie Eingangs- und Ausgangs-Taktpuffergeräte.Das Gerät enthält außerdem interne Pufferwarteschlangen, SPI- und Subsystemregister sowie eine Steuerlogik zur Verwaltung von Reset- und Taktsteuerung und Hardware-Pin-Konfiguration.
Der ADIN2111 integriert Spannungsversorgungs-Überwachungsschaltungen und Power-on-Reset (POR)-Schaltungen für eine verbesserte Robustheit auf Systemebene.Das zur Kommunikation mit dem Host verwendete 4-Draht-SPI kann als OPEN Alliance SPI oder Generic SPI konfiguriert werden.Beide Modi unterstützen optionalen Datenschutz oder Cyclic Redundancy Check (CRC).
Jeder PHY des ADIN2111 kann auch so konfiguriert werden, dass er nach einem Hardware-Reset (RESET-Pin auf Low gezogen) einen Hardware-Interrupt generiert, indem das Bit CRSM_HRD_RST_IRQ_EN im System Interrupt Mask Register (CRSM_IRQ_MASK) des entsprechenden PHY gesetzt wird.Obwohl beide PHYs zum Generieren von Hardware-Interrupts verwendet werden können, wird PHY 1 für diesen Zweck empfohlen.Nachdem der SPI-Master einen Hardware-Interrupt vom INT-Pin empfängt, wird das PHYINT-Bit (bzw. das P2_PHYINT-Bit) im Statusregister 0 (bzw. Statusregister 1) ebenfalls auf 1 gesetzt, wodurch der Interrupt von PHY 1 (bzw. PHY 2) .Die Quelle des Interrupts kann dann unter Verwendung des Bits CRSM_HRD_RST_IRQ_LH im System-Interrupt-Statusregister (CRSM_IRQ_STATUS) des entsprechenden PHY überprüft werden.
Zur Systemverifizierung mit einem externen Host-Controller kann jeder PHY des ADIN2111 aufgefordert werden, einen Hardware-Interrupt auf dem INT-Pin zu erzeugen, indem das CRSM_SW_IRQ_REQ-Bit im System-Interrupt-Maskenregister (CRSM_IRQ_MASK) verwendet wird.Obwohl beide PHYs zum Generieren von Hardware-Interrupts verwendet werden können, wird PHY 1 für diesen Zweck empfohlen.Nachdem der SPI-Master einen Hardware-Interrupt vom INT-Pin empfängt, wird das PHYINT-Bit (bzw. das P2_PHYINT-Bit) im Statusregister 0 (bzw. Statusregister 1) ebenfalls auf 1 gesetzt, wodurch der Interrupt von PHY 1 (bzw. PHY 2) .Die Quelle des Interrupts kann dann unter Verwendung des Bits CRSM_SW_IRQ_LH im System-Interrupt-Statusregister (CRSM_IRQ_STATUS) des entsprechenden PHY überprüft werden.
Jeder ADIN2111 PHY kann auch einen Systemfehler-Interrupt generieren.Die Interrupt-Flags befinden sich in dem reservierten Bitabschnitt des entsprechenden PHY-System-Interrupt-Statusregisters (CRSM_IRQ_STATUS).Das System-Interrupt-Maskenregister (CRSM_IRQ_MASK) muss auf dem entsprechenden PHY konfiguriert werden, um Systemfehler-Interrupts zu aktivieren.Siehe Tabelle 212 für Details zur Unterbrechungsmaskierung.Der ADIN2111 muss einem Hardware-Reset unterzogen werden, um sich von einem Systemfehler-Interrupt von einem der beiden PHYs zu erholen (das reservierte Bit CRSM_IRQ_STATUS liest 1 auf dem jeweiligen PHY).
Der ADIN2111 enthält eine Stromversorgungsüberwachungsschaltung, um sicherzustellen, dass der Chip die richtige Spannungsversorgung hat, bevor die Einschaltsequenz eingeleitet wird.Während des Einschaltens bleibt der ADIN2111 in einem Hardware-Reset-Zustand, bis jede Versorgung ihren minimalen Anstiegsschwellenwert überschreitet und die Versorgung als gut gilt.
Ein Hardware-Reset wird durch die Einschalt-Reset-Schaltung oder durch Treiben des RESET-Pins für mindestens 10 µs auf Low eingeleitet.Der ADIN2111 enthält eine Deglitch-Schaltung auf diesem Pin, um Impulse kürzer als 1 µs zu unterdrücken.Wenn der RESET-Pin deaktiviert wird, bleiben alle Eingangs-/Ausgangs-(I/O)-Pins im Tri-State-Modus, die Hardware-Konfigurations-Pins werden verriegelt und die I/O-Pins werden auf ihren Funktionsmodus konfiguriert.Die Kristalloszillatorschaltung wird aktiviert, wenn alle externen und internen Stromversorgungen gültig und stabil sind.Nachdem der Kristall startet und sich stabilisiert, wird der Phasenregelkreis (PLL) aktiviert.Nach einer Verzögerung von (max.) 90 ms nach Deaktivierung des RESET-Pins werden alle internen Takte aktiviert, die interne Logik wird vom Reset befreit und alle internen SPI-, PHY 1- und PHY 2-Register sind vom SPI aus zugänglich.Der Taktausgang CLK25_REF wird auf Low gehalten, wenn der RESET-Pin auf Low gebracht wird, und bleibt für 70 ms (maximal) auf Low, nachdem der RESET-Pin auf Low gebracht wurde.
Der gesamte obige Inhalt ist die gesamte Einführung, die diesmal vom Herausgeber gebracht wurde.Wenn Sie mehr darüber wissen möchten, können Sie es auf unserer Website oder auf Baidu und Google erkunden.
https://www.smart-xlink.com/products.html
Netz: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
Google-Website:https://www.hdv-fiber.com/
HDV-Werkslink:https://youtu.be/xpIZK8Zm4Og