สวิตช์อีเทอร์เน็ต ADI ADIN2111 จะเป็นวัตถุแนะนำหลักของเนื้อหาต่อไปนี้จากบทความนี้ บรรณาธิการหวังว่าทุกคนจะมีความรู้ความเข้าใจเกี่ยวกับสถานการณ์และข้อมูลที่เกี่ยวข้องบ้างรายละเอียดมีดังนี้
ADIN2111 เป็นสวิตช์พอร์ตอีเทอร์เน็ตคู่ที่ใช้พลังงานต่ำ มีความซับซ้อนต่ำ ซึ่งรวม 10BASE-T1L PHY และพอร์ต Serial Peripheral Interface (SPI)อุปกรณ์ใช้โหนดที่จำกัดพลังงานต่ำสำหรับแอปพลิเคชันอีเทอร์เน็ตสำหรับอุตสาหกรรม และเป็นไปตามมาตรฐานอีเธอร์เน็ต IEEE® 802.3cg-2019™ สำหรับอีเทอร์เน็ตคู่เดียว 10 Mbps ระยะไกล (SPE)สวิตช์ (ตัดผ่านหรือจัดเก็บและส่งต่อ) รองรับการกำหนดค่าสายเคเบิลหลายแบบระหว่างพอร์ตอีเทอร์เน็ตสองพอร์ตและพอร์ตโฮสต์ SPI ซึ่งเป็นโซลูชันที่ยืดหยุ่นสำหรับโทโพโลยีเครือข่ายแบบสาย สายโซ่เดซี่ หรือวงแหวน
ADIN2111 รองรับการเข้าถึงสายเคเบิลได้สูงถึง 1,700 เมตร โดยใช้พลังงานต่ำมากเพียง 77 mWแกน PHY สองคอร์รองรับการทำงาน 1.0 V pp และ 2.4 V pp ตามที่กำหนดไว้ในมาตรฐาน IEEE 802.3cg และสามารถขับเคลื่อนจากรางจ่ายไฟ 1.8 V หรือ 3.3 V เดี่ยวADIN2111 มีอยู่ในการกำหนดค่าที่ไม่มีการจัดการ โดยอุปกรณ์จะส่งต่อการรับส่งข้อมูลระหว่างพอร์ตอีเทอร์เน็ตสองพอร์ตโดยอัตโนมัติ
อุปกรณ์นี้รวมสวิตช์ คอร์อีเทอร์เน็ตฟิสิคัลเลเยอร์ (PHY) สองคอร์พร้อมอินเทอร์เฟซการควบคุมการเข้าถึงสื่อ (MAC) และวงจรแอนะล็อก อุปกรณ์บัฟเฟอร์นาฬิกาอินพุตและเอาต์พุตที่เกี่ยวข้องทั้งหมดอุปกรณ์นี้ยังรวมถึงบัฟเฟอร์คิวภายใน การลงทะเบียน SPI และระบบย่อย และตรรกะการควบคุมเพื่อจัดการการรีเซ็ตและการควบคุมนาฬิกา และการกำหนดค่าพินฮาร์ดแวร์
ADIN2111 รวมวงจรตรวจสอบการจ่ายแรงดันไฟและวงจรเปิดเครื่อง (POR) เพื่อเพิ่มความทนทานในระดับระบบSPI 4 สายที่ใช้ในการสื่อสารกับโฮสต์สามารถกำหนดค่าเป็น OPEN Alliance SPI หรือ SPI ทั่วไปทั้งสองโหมดรองรับการปกป้องข้อมูลเสริมหรือ Cyclic Redundancy Check (CRC)
PHY แต่ละตัวของ ADIN2111 ยังสามารถกำหนดค่าให้สร้างการขัดจังหวะของฮาร์ดแวร์หลังจากการรีเซ็ตฮาร์ดแวร์ (ดึงพิน RESET ต่ำ) โดยการตั้งค่าบิต CRSM_HRD_RST_IRQ_EN ใน System Interrupt Mask Register (CRSM_IRQ_MASK) ของ PHY ที่สอดคล้องกันแม้ว่า PHY ทั้งสองจะสามารถใช้สร้างการขัดจังหวะของฮาร์ดแวร์ได้ แต่แนะนำให้ใช้ PHY 1 เพื่อจุดประสงค์นี้หลังจากที่ต้นแบบ SPI ได้รับฮาร์ดแวร์ขัดจังหวะจากพิน INT บิต PHYINT (ตามลำดับ บิต P2_PHYINT) ในการลงทะเบียนสถานะ 0 (ตามลำดับ การลงทะเบียนสถานะ 1) จะถูกตั้งค่าเป็น 1 เช่นกัน โดยแจ้งการขัดจังหวะจาก PHY 1 (ตามลำดับ PHY 2) .แหล่งที่มาของการขัดจังหวะสามารถตรวจสอบได้โดยใช้บิต CRSM_HRD_RST_IRQ_LH ในการลงทะเบียนสถานะการขัดจังหวะระบบของ PHY (CRSM_IRQ_STATUS)
สำหรับการตรวจสอบระบบโดยใช้โฮสต์คอนโทรลเลอร์ภายนอก สามารถร้องขอ PHY แต่ละตัวของ ADIN2111 ให้สร้างการขัดจังหวะของฮาร์ดแวร์บนพิน INT โดยใช้บิต CRSM_SW_IRQ_REQ ใน System Interrupt Mask Register (CRSM_IRQ_MASK)แม้ว่า PHY ทั้งสองจะสามารถใช้สร้างการขัดจังหวะของฮาร์ดแวร์ได้ แต่แนะนำให้ใช้ PHY 1 เพื่อจุดประสงค์นี้หลังจากที่ต้นแบบ SPI ได้รับฮาร์ดแวร์ขัดจังหวะจากพิน INT บิต PHYINT (ตามลำดับ บิต P2_PHYINT) ในการลงทะเบียนสถานะ 0 (ตามลำดับ การลงทะเบียนสถานะ 1) จะถูกตั้งค่าเป็น 1 เช่นกัน โดยแจ้งการขัดจังหวะจาก PHY 1 (ตามลำดับ PHY 2) .จากนั้นสามารถตรวจสอบแหล่งที่มาของการขัดจังหวะโดยใช้บิต CRSM_SW_IRQ_LH ใน System Interrupt Status Register (CRSM_IRQ_STATUS) ของ PHY ที่เกี่ยวข้อง
ADIN2111 PHY แต่ละตัวยังสามารถสร้างการขัดจังหวะข้อผิดพลาดของระบบได้แฟล็กขัดจังหวะอยู่ในส่วนบิตที่สงวนไว้ของ System Interrupt Status Register (CRSM_IRQ_STATUS) ของ PHY ที่สอดคล้องกันต้องกำหนดค่าตัวพรางการขัดจังหวะของระบบ (CRSM_IRQ_MASK) บน PHY ที่สอดคล้องกันเพื่อเปิดใช้งานการขัดจังหวะข้อผิดพลาดของระบบดูตารางที่ 212 สำหรับรายละเอียดเกี่ยวกับการปิดบังการขัดจังหวะADIN2111 ต้องผ่านการรีเซ็ตฮาร์ดแวร์เพื่อกู้คืนจากข้อผิดพลาดของระบบขัดจังหวะจากหนึ่งในสอง PHY (บิตสงวน CRSM_IRQ_STATUS อ่าน 1 ใน PHY ตามลำดับ)
ADIN2111 มีวงจรตรวจสอบแหล่งจ่ายไฟเพื่อให้แน่ใจว่าชิปมีแหล่งจ่ายแรงดันไฟที่เหมาะสมก่อนที่จะเริ่มลำดับการเปิดเครื่องในระหว่างการเปิดเครื่อง ADIN2111 จะยังคงอยู่ในสถานะรีเซ็ตฮาร์ดแวร์จนกว่าอุปกรณ์จ่ายไฟแต่ละรายการจะเกินเกณฑ์ขั้นต่ำที่เพิ่มขึ้นและถือว่าอุปกรณ์จ่ายไฟนั้นดี
การรีเซ็ตฮาร์ดแวร์เริ่มต้นโดยวงจรรีเซ็ตเมื่อเปิดเครื่องหรือโดยการขับพิน RESET ให้ต่ำเป็นเวลาอย่างน้อย 10 µsADIN2111 มีวงจรดีกลิทช์บนพินนี้เพื่อปฏิเสธพัลส์ที่สั้นกว่า 1 µsเมื่อยกเลิกการยืนยันพิน RESET พินอินพุต/เอาต์พุต (I/O) ทั้งหมดจะยังคงอยู่ในโหมดสามสถานะ พินการกำหนดค่าฮาร์ดแวร์จะถูกล็อค และพิน I/O จะถูกกำหนดค่าให้อยู่ในโหมดการทำงานวงจรคริสตัลออสซิลเลเตอร์จะเปิดใช้งานเมื่ออุปกรณ์จ่ายไฟภายนอกและภายในทั้งหมดถูกต้องและเสถียรหลังจากที่คริสตัลเริ่มและทำให้เสถียรแล้ว Phase-locked loop (PLL) จะถูกเปิดใช้งานหลังจากหน่วงเวลา 90 ms (สูงสุด) หลังจากยกเลิกการยืนยันพิน RESET นาฬิกาภายในทั้งหมดจะถูกยืนยัน ตรรกะภายในจะถูกปล่อยจากการรีเซ็ต และการลงทะเบียน SPI, PHY 1 และ PHY 2 ภายในทั้งหมดจะสามารถเข้าถึงได้จาก SPIเอาต์พุตนาฬิกา CLK25_REF จะอยู่ต่ำเมื่อพิน RESET ถูกลดระดับลงและยังคงต่ำเป็นเวลา 70 ms (สูงสุด) หลังจากที่พิน RESET ถูกลดระดับลง
เนื้อหาข้างต้นทั้งหมดเป็นการแนะนำโดยบรรณาธิการในครั้งนี้หากคุณต้องการทราบข้อมูลเพิ่มเติมเกี่ยวกับเรื่องนี้ คุณอาจต้องการสำรวจบนเว็บไซต์ของเราหรือบน Baidu และ Google
https://www.smart-xlink.com/products.html
เว็บ: www.hdv-tech.com <https://hdv-tech.en.alibaba.com>
เว็บไซต์ Google:https://www.hdv-fiber.com/
ลิงค์โรงงาน HDV:https://youtu.be/xpIZK8Zm4Og